直接序列扩频通信调制实验

本科实验报告

实验名称：直接序列扩频通信调制实验

一、实验目的

掌握直接序列扩频调制的基本原理，理解直扩伪码扩频、BPSK调制、映射和数字上变频的设计方法，学会ISE软件的使用、FPGA在线下载、在线调试的方法。

二、实验内容

（1）进行直接序列扩频调制实验；

（2）进行FPGA在线操作实验。

三、实验步骤

（1）打开直接序列扩频调制工程，学习扩频调制程序；

（2）程序包括：硬件描述语言代码、IP核、Chipscope文件、测试激励文件及约束文件等；

（3）直扩系统参数为：码片速率12.5Msps，扩频比为1023，扩频码为Gold码，BPSK调制，信息速率为12.5Mbps/1023，调制成形方式为矩形脉冲成形，调制输出中频信号频率为70MHz；

（4）FPGA工程设计参数为：FPGA的工作时钟频率为100MHz，DAC的采样率为200Msps，DAC的数据为2路，每路数据速率10Msps，随路时钟100MHz；

（5）利用ModelSim仿真测试，观察直接序列扩频调制后的波形是否正确；

（6）综合、布局布线，生成.bit文件，下载进板子，用Chipscope观察输出波形是否正确。

四、实验原理

mstate_pn1与mstate_pn2是表示两个移位寄存器，从而可以表示两个pn序列，两个的生成多项式分别是f(x)=x^10+x^9+x^8+x^6+x^3+x^2+1与f(x)=x^10+x^3+1。

ISE中VHDL程序进行时，总体上是并行处理的，但是在process内部being-end 模块程序是顺序执行的。

在整个begin-end模块中程序执行的是：

1 判断index1、index2、index3的数值，其中index2是为了统计pn序列的位数，当达到1022时候表示已经周期1023，进行pn序列初始化。Index3是为了统计mstate，mstate也可以看做是要发送的数据。

2 根据相应的index1、index2、index3的数值，判断是对两个pn序列初始化还是移位并根据多项式生成等操作。

3 进行调制。每一个pn码片之间会有8个时钟周期，这是由于index1每当达到0的时候才会进行pn序列的移位操作。而在这移位操作之间的8个时钟周期，这是利用在my_cos_gen部分会产生余弦调制波形产生的相位关系将其叠加在信息上进行调制。

4 相关处理。两个pn序列进行相关可以得到Gold码，判断其与data_ori关系，进行相应的叠加。

五、实验过程

实验一

1.打开代码，弄明白每个模块的功能

2.进行Simulation仿真

（1）在上面选择Simulation

（2）双击下面的Simulation Behavioral Model 打开仿真程序

3.添加仿真变量，进行功能仿真，观察图形

4.对工程文件course_test_send进行综合（Synthesize-XST）、仿真实现（Implement Design）以及生成bit文件（Programming File）

5.初始化菊花链，将刚刚生产的比特文件打开到芯片“xc4vsx35 bypass”

6.生成PROM文件

7.建立msc文件

8.将程序烧到FPGA芯片中，再进行断电重连。

9. ChipScope实时信号分析文件设置

10.选取ChipScope分析信道

11.返回并保存后使用ChipScope进行分析

12.在ChipScope中导入信号测试文件，并进行信号分析，观察输出波形

实验二

实验步骤和上面的实验相同1.使用Modelsim进行仿真

2.实时信号分析

3.观察眼图

六、实验感悟

本次实验，最大的收获是学会了怎么使用ISE软件对FPGA进行在线下载、在线调试。FPGA就是“可反复编程的逻辑器件”。以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA 上进行测试，是现代IC设计验证的技术主流。FPGA是我在将要到来的研究生学习的一个重要的工具，学习如何使用它对我来说很重要。

另外，我掌握了直接序列扩频调制的基本原理，直接序列扩频通过利用高速率的扩频序列在发射端扩展信号的频谱，而在接收端用相同的扩频码序列进行解扩，把展开的扩频信号还原成原来的信号。直接序列扩频方式是直接用伪噪声序列对载波进行调制，要传送的数据信息需要经过信道编码后，与伪噪声序列进行模2和生成复合码去调制载波。直接序列扩频调制是通信中的一个很重要的技术，作为通信工程专业的学生理解其原理很重要。