段数字显示时间继电器论

目录第一章概述

第一节设计目的与技术要求

第二节框图与电路介绍

第三节集成电路元件块介绍

第二章单元电路介绍

第一节电源部分

第二节脉冲发生部分

第三节时间设定部分

第四节计数、译码、显示部分

第五节放大输出部分

第三章整机电路

第一节电路原理图

第二节元件清单

第三节电路的改进

第四节总结

第五节参考文献

第一章概述

1-1 设计目的与技术要求

目前市场上能买到的时间继电器大部分都是采用电子控制的继电器，其已经取代了曾经风靡一时的气囊阻尼继电器，采用电子控制的继电器定时时间长，延时误差小，定时时间方便，恢复时间短，其综合性及可靠性适应当今高速发展的社会要求，所以我们设计这种产品来适应社会发展的需求。

1.学习目的

（1）综合运用数字电路和模拟电路，巩固所学知识。

（2）学会秒脉冲形成电路和数字显示电路的设计方法。

（3）掌握CD4518.CD4553.CD4511等常用数字电路和BCD拨码开关.可控硅的应用。

（4）了解数字显示电路的扩展应用。

（5）了解产品设计的基本思路和方法。

（6）掌握常用电子元件的选择方法和元件参数的计算。

（7）加强计算机运用、查阅资料和独立完成电路设计的能力。

2.设计要求如下：

（1）电源电压AC 220V

（2）时间精度小于0.01秒

（3）定时范围0-999秒

（4）显示部分无闪烁，稳定，清晰

（5）输出具有两常开、两常闭，到达定时值后常开触点闭合，常闭触点断开，输出驱动能力达到AC220V/2A

（6）电路结构简单、体积小、成本低、稳定性好、可商品化生产。

1-2框图与电路介绍

一、电路的设计框图

二、电路介绍

输入电源220V，经过变压器得10V电压左右，通过V1～V4整流，经C1滤波。CW7809三端稳压器的1脚为输入，二脚为接地，三脚为输出端，输出为9V 电压，为整个电路提供工作电压。电源部分的C2为二次滤波，使直流波形更平滑，以提供更稳定的直流电压。R1、R3为限流电阻。

CD4060与晶振产生2Hz的脉冲，经3脚输出（14分频，32767/16384=2Hz），给CD4518，由CD4518内部的一个分频器二分频（2/2=1Hz），由11脚输出1Hz 的秒脉冲。该秒脉冲一部分送至计数锁存器CD4553，一部分送至比较电路。1Hz 秒脉冲送同步加计数器CD4518的个位、十位、百位与编码器比较计数。另一部分1Hz秒脉冲送至CD4533的秒脉冲输入端12脚，使9脚、7脚、6脚、5脚产生一个8421BCD码，并将此8421BCD码送至CD4511的7脚、1脚、2脚、6脚，经内部译码产生段选信号a、b、c、d、e、f、g、h，并输出至显示器。相应的笔段输出为高电平，驱动数码管显示与8421BCD码所对应的十进制数字。但数码管的显示与CD4553的位选位2脚、1脚、15脚有关，它们产生与8421BCD码相对应的数，从而控制位选通。如当显示个位时，二脚为低电平，使V11导通，点亮个位，1脚、15脚为高电平，V9、V10截止，，使十位、百位灭，由于每秒扫描25帧，人眼难以辨别，所以个位百位看上午去也是一直亮的。

1-3集成电路元件块介绍

一、CD4553（三位BCD 码分时并行输出计数器）

1．CD4553的结构

2．CD4553工作原理

CD4553是含三位数字计数器、锁存器、多路复位器等电路的多功能记数芯片。记数脉冲输入4553的12脚，3、4脚产生1KMz 扫描信号，经多路复合器后，从2、1、15脚分别输出与个位、十位、百位相对应的时序负脉冲。如Q 3Q 2Q 1Q 0端送出个位数据时，1DS 为低电平，送出十位数据时，2DS 为低电平，送出百位数据时，3DS 为低电平。由于数据是按时序交替输出的且变化速度快，达到每秒25桢，人的眼睛无法感觉到其变化。输出个位数据时，4511对其译码后输出七段（a ～g ）驱动信号加到数码管上，此时4553只有1DS =0，VT3饱和时导通数码管LDN1的公共端COM1经VT3的ec 接地而显示出这个数字，同理4553输出十位、百位数据时，分别由数码管LDN1，LDN2，LDN3显示出来。

3．各个引脚的功能

1脚、2脚、15脚——1DS 、2DS 、3DS 是数据选择输出端，作为分时输出同步控制信号，从而形成动态显示方式，该三只脚低电平有效。1DS 、2

DS

、3DS 只有一个低电平时，通过多路转换器Q 1-Q 4分别输出个位计数器、十位计数器、百位计数器的记数值。在任一时刻，1DS 、2DS 、3DS 只有一个低电平，并作周期性循环，形成个三位时序信号.

4脚、3脚为CA 和CB ，主要是外接定时电容，作为芯片内部扫描震荡器的内部时钟，在使用内部时钟是，C 一般取100pf 。

5、6、7、9脚为Q 3-Q 0，是BCD 码输出端。

10脚为LE 锁存控制端，高电平有效。LE=0时，将BCD 计数器输出的记数的结果进行传送LE=1时，接口进行锁存。

11脚为Dis ，是时钟输入控制端。当Dis=0时，允许时钟脉冲输入，当Dis=1是禁止时钟脉冲输入。

12脚为CL ，是时钟脉冲的输入端。CD4553内部设置了整形电路，对输入时钟计数脉冲的边沿没有要求。

13脚为MR 是复位端，当 MR=1时，扫描震荡被禁止，1DS ——3DS 均输出高电平，使得显示器消隐，同时三组BCD 计数器全部清零。

14脚为O.F 是数据溢出端，当三位BCD 计数器的计数由999到1000时，O.F 输出一个正脉冲，可为CD4553多级级联带来方便。

8脚为接地端V SS ，16脚为电源端V DD 。

二、CD4511（4线—七段锁存译码器/驱动器）介绍

1、工作原理

CD4511是BCD —7段锁存译码驱动器，在同一单片结构上由MOS 逻辑器件和N —P —N 双极型晶体管器件构成。这些器件组合，使CD4511具有低静态耗散和高抗干扰及源电流高达25mA 的性能。由此可直接驱动LED 及其它显示部件。LT 为电路测试段端，BI 为消隐端，LE LE 输入端可分别检测显示、亮度调制、存贮或选通一BCD 码等功能。当使用外部多路转换电路时，可多路转换和显示几种不同的信号。

2．CD4511的引脚功能

1、2、6、7脚分别代表BCDA ，为8421BCD 的输入端。