接收机系统后端处理
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ADC采样过程可以想象成一个本振频率为采样频率的混频器，混叠频率则可理解 为和本振频率相关的杂散频率。 杂散频率为K*FLO±FIN 在混频器是K为1时，对应有 用中频信号，而在ADC时，K=0对应有用的数字信号。所以混叠频率 为K*FS±FIN
采用数字模式对讲时为何清晰度及背景噪声要远高于模拟模式？
数字A信号D处9理864模块信号处理
抽 取 滤 波 器 输 出 频 响 特 性
数字信号处理AD9864模块信号处理
Data Format
AD9864输出数据内容提供可编程设置 下面是DMR目前配置的SSI帧结构
SSI帧结构
疑问及困惑
疑问及困惑
ADC输出频谱可能产生的抗混叠频率如何计算？怎么理解
Σ-ΔADC
Filter
Data Format
AFC Carrier dect
Sync Acquisition
Discriminate
4.8k Symbol/s
RSSI
IF Filter
20khz IQ from AD9864
AMBE++
SPK
Or SELP 8k Equalizer
Gain Adjust
CODEC D/A
8k
SSI
SPK
16bit
16bit
AD9864芯片简介
Block Diagram
AD9864芯片简介
RX信号链路模块
工作频率
指标与功耗
LNA MIXER Band pass Σ-Δ ADC Decimation Filter
输入 10～300MHz 输出信号带宽
6.8KHz～270KHz 参考频率 8～25MHz 采样频率13～26MHz
模数转A换DΣ-9ΔA8DC64模块信号处理
AD9864提供六阶带通Σ-ΔADC 带通Σ-∆调制器的滤波器是由两个连续时间的谐振电路 和一个离散时间的谐振器组成
模数转A换DΣ-9ΔA8DC64模块信号处理
Band-pass Σ-ΔADC在可能产生混叠的频率处均有较高的抑制 混叠频率f=K*FCLK±FCLK/8，(K=1,2,3…)
模数转A换DΣ-9ΔA8DC64模块信号处理
第一级LC谐振电路
外部LC谐振电路中，电感的选择要以满足在
fCLK / 8 频率上的阻抗为140
L 180 / fCLK
L 10H
fCLK 18MHz
电感的值确定后，利用公式
fCLK / 8 1/[2 (2LC]
C 250pF
电容C主要由外部贴片电容和内部可编程开关电容两部分提供 考虑电感±10％的容差，电容的范围在227～278pF之间 AD9864推荐贴片电容使用180pF，精度±10% AD9864片内可编程开关电容范围为0～200pF±20%
分享目的
➢ 初步了解AD9864内部各级信号及相应处理 ➢ 初步了解DSP内部模拟信道信号处理流程 ➢ 初步了解DSP内部数字信道信号处理流程
目录
1 DMR平台后端信号处理流程 2 AD9864芯片介绍 3 AD9864模块信号处理 4 疑问及困惑
模拟信道DMR平台后端信号处理流程
From IF AMP
吉尔伯特有源混频器
单端输入差分输出
输出中频为FCLK/8
2、DMR平台配置
不提供可编程配置 IF=2.25MHZ
模数转A换DΣ-9ΔA8DC64模块信号处理
Σ-ΔADC
完成模拟信号到数字信号的转换 输入信号 2.25MHz中频FM信号 输出信号 18Msps数据流 288Mbps数据流 采样频率 18MHz 16bit or 24bit ADC 目前采用16bit
NF 7.5dB/13.5dB IIP3 -7dBm 工作电压 2.7～3.6V 电流 17mA
模拟信号A处D理9864模块信号处理
LNA
MIXER
1、LNA
固定增益 Disable提供16dB衰减 输入阻抗 370Ω∥1.4pF
2、DMR平台配置
LNA配置状态 Disable
1、Mixer
73.35MHZ/ 44.85MHz
LNA
Mixer
Fs=18
2.25 MHz 2.25
MHz Band-pass MHz Decimation I/Q
Σ-ΔADC
Filter
ቤተ መጻሕፍቲ ባይዱ
Data Format
DEemphasis
LPF 8KHZ 300HZ 50dB IIR 5阶
HPF
8khz 300hz 65dB 26阶
数字信道DMR平台后端信号处理流程
From IF AMP
73.35MHZ/ 44.85MHz
LNA
Frame
De-Assembly
(Voice/data)
72bit
9.6kbit
Bit/Symbol Recover
216+48bit
Mixer
Fs=18
2.25 MHz 2.25 MHz Band-pass MHz Decimation I/Q
数字A信号D处9理864模块信号处理
抽取滤波器
数字A信号D处9理864模块信号处理
DECIMATION FILTER
MIXER
下变频到零频 IQ两路输出 数字混频器 本振信号为FCLK/8
FILTER
线性相位FIR滤波器 提供抗混叠所需抑制 滤波器带宽±5KHz
DECIMATION
降采样率 减少DSP的处理数据量 Fout=20KSPS
数字模式下，无论发射还是接收，其信噪比都优于模拟模式。主要是由于在数字模式下 加入了信道编码（4FSK）。以接收端为例，在FM解调输出处数字和模拟模式的SNR还是相
疑问及困惑 疑问及困惑
过采样与欠采样优缺点对比
模数转A换DΣ-9ΔA8DC64模块信号处理
第二级RC滤波器
通过调整AD9864内部开关电容使中心频率在FCLK/8
第三级数字滤波器
滤波器的中频频率和自动FCLK相关，不需调整
困惑：通过向软件了解，滤波器调节仅是给了一个固定配置， 而没有一个闭环的检查滤波器中心频率是否在2.25MHz，如何保证 在外部器件偏差时，中心频率能够保证在2.25MHZ
Resample LPF
*2/5变 为8K
Discriminate
SPK Equalizer
Gain Adjust
CODEC D/A SSI接口
8K 16bit
IF Filter
PA SPK
20KHZ 4.75KHZ
80dB 6.5KHZ
宽带滤波 4.75为带宽
20KHZ 2.5KHZ 窄带滤波
80dB 2.5为带宽 5kHZ
采用数字模式对讲时为何清晰度及背景噪声要远高于模拟模式？
数字A信号D处9理864模块信号处理
抽 取 滤 波 器 输 出 频 响 特 性
数字信号处理AD9864模块信号处理
Data Format
AD9864输出数据内容提供可编程设置 下面是DMR目前配置的SSI帧结构
SSI帧结构
疑问及困惑
疑问及困惑
ADC输出频谱可能产生的抗混叠频率如何计算？怎么理解
Σ-ΔADC
Filter
Data Format
AFC Carrier dect
Sync Acquisition
Discriminate
4.8k Symbol/s
RSSI
IF Filter
20khz IQ from AD9864
AMBE++
SPK
Or SELP 8k Equalizer
Gain Adjust
CODEC D/A
8k
SSI
SPK
16bit
16bit
AD9864芯片简介
Block Diagram
AD9864芯片简介
RX信号链路模块
工作频率
指标与功耗
LNA MIXER Band pass Σ-Δ ADC Decimation Filter
输入 10～300MHz 输出信号带宽
6.8KHz～270KHz 参考频率 8～25MHz 采样频率13～26MHz
模数转A换DΣ-9ΔA8DC64模块信号处理
AD9864提供六阶带通Σ-ΔADC 带通Σ-∆调制器的滤波器是由两个连续时间的谐振电路 和一个离散时间的谐振器组成
模数转A换DΣ-9ΔA8DC64模块信号处理
Band-pass Σ-ΔADC在可能产生混叠的频率处均有较高的抑制 混叠频率f=K*FCLK±FCLK/8，(K=1,2,3…)
模数转A换DΣ-9ΔA8DC64模块信号处理
第一级LC谐振电路
外部LC谐振电路中，电感的选择要以满足在
fCLK / 8 频率上的阻抗为140
L 180 / fCLK
L 10H
fCLK 18MHz
电感的值确定后，利用公式
fCLK / 8 1/[2 (2LC]
C 250pF
电容C主要由外部贴片电容和内部可编程开关电容两部分提供 考虑电感±10％的容差，电容的范围在227～278pF之间 AD9864推荐贴片电容使用180pF，精度±10% AD9864片内可编程开关电容范围为0～200pF±20%
分享目的
➢ 初步了解AD9864内部各级信号及相应处理 ➢ 初步了解DSP内部模拟信道信号处理流程 ➢ 初步了解DSP内部数字信道信号处理流程
目录
1 DMR平台后端信号处理流程 2 AD9864芯片介绍 3 AD9864模块信号处理 4 疑问及困惑
模拟信道DMR平台后端信号处理流程
From IF AMP
吉尔伯特有源混频器
单端输入差分输出
输出中频为FCLK/8
2、DMR平台配置
不提供可编程配置 IF=2.25MHZ
模数转A换DΣ-9ΔA8DC64模块信号处理
Σ-ΔADC
完成模拟信号到数字信号的转换 输入信号 2.25MHz中频FM信号 输出信号 18Msps数据流 288Mbps数据流 采样频率 18MHz 16bit or 24bit ADC 目前采用16bit
NF 7.5dB/13.5dB IIP3 -7dBm 工作电压 2.7～3.6V 电流 17mA
模拟信号A处D理9864模块信号处理
LNA
MIXER
1、LNA
固定增益 Disable提供16dB衰减 输入阻抗 370Ω∥1.4pF
2、DMR平台配置
LNA配置状态 Disable
1、Mixer
73.35MHZ/ 44.85MHz
LNA
Mixer
Fs=18
2.25 MHz 2.25
MHz Band-pass MHz Decimation I/Q
Σ-ΔADC
Filter
ቤተ መጻሕፍቲ ባይዱ
Data Format
DEemphasis
LPF 8KHZ 300HZ 50dB IIR 5阶
HPF
8khz 300hz 65dB 26阶
数字信道DMR平台后端信号处理流程
From IF AMP
73.35MHZ/ 44.85MHz
LNA
Frame
De-Assembly
(Voice/data)
72bit
9.6kbit
Bit/Symbol Recover
216+48bit
Mixer
Fs=18
2.25 MHz 2.25 MHz Band-pass MHz Decimation I/Q
数字A信号D处9理864模块信号处理
抽取滤波器
数字A信号D处9理864模块信号处理
DECIMATION FILTER
MIXER
下变频到零频 IQ两路输出 数字混频器 本振信号为FCLK/8
FILTER
线性相位FIR滤波器 提供抗混叠所需抑制 滤波器带宽±5KHz
DECIMATION
降采样率 减少DSP的处理数据量 Fout=20KSPS
数字模式下，无论发射还是接收，其信噪比都优于模拟模式。主要是由于在数字模式下 加入了信道编码（4FSK）。以接收端为例，在FM解调输出处数字和模拟模式的SNR还是相
疑问及困惑 疑问及困惑
过采样与欠采样优缺点对比
模数转A换DΣ-9ΔA8DC64模块信号处理
第二级RC滤波器
通过调整AD9864内部开关电容使中心频率在FCLK/8
第三级数字滤波器
滤波器的中频频率和自动FCLK相关，不需调整
困惑：通过向软件了解，滤波器调节仅是给了一个固定配置， 而没有一个闭环的检查滤波器中心频率是否在2.25MHz，如何保证 在外部器件偏差时，中心频率能够保证在2.25MHZ
Resample LPF
*2/5变 为8K
Discriminate
SPK Equalizer
Gain Adjust
CODEC D/A SSI接口
8K 16bit
IF Filter
PA SPK
20KHZ 4.75KHZ
80dB 6.5KHZ
宽带滤波 4.75为带宽
20KHZ 2.5KHZ 窄带滤波
80dB 2.5为带宽 5kHZ