第三章_清华_半导体基础知识_《数字电子技术基本教程》教学课件

《数字电子技术基本教程》 数字电子技术基本教程》
3.2.5 CMOS电路的电气特性和参数 CMOS电路的电气特性和参数 1. 直流电气特性和参数 也称静态特性,指电路处于稳定工作状态下的电压, 也称静态特性,指电路处于稳定工作状态下的电压,电流 特性,通常用一系列电气参数来描述. 特性,通常用一系列电气参数来描述. (1) 输入高电平VIH和输入低电平VIL 输入高电平V 和输入低电平V VDD为+5V时,74HC系列集成电路的VIH(max)约为3.5V, +5V时 74HC系列集成电路的 系列集成电路的V 约为3.5V, VIL(max)约为1.5V. 约为1.5V. (2) 输出高电平VOH和输出低电平VOL 输出高电平V 和输出低电平V VDD为+5V时, 74HC系列集成电路的VOH(min)为4.4V +5V时 74HC系列集成电路的 系列集成电路的V 当输出端流出的负载电流为-4mA时),V (当输出端流出的负载电流为-4mA时),VOL(max)为 0.33V(当流入输出端的负载电流为4mA时 0.33V(当流入输出端的负载电流为4mA时).
《数字电子技术基本教程》 数字电子技术基本教程》
(3) 电压,电流传输特性 电压,
VI < VTN时,VO = VDD = VOH VI > VDD VTP 时,VO = VOL = 0 VTN < VI < VDD VTP ,T1 , T2同时导通. 同时导通. 参数完全对称, 若T1 , T2参数完全对称, VTH 1 1 = VDD时,VO = VDD 2 2
3.2.1 CMOS反相器和传输门 CMOS反相器和传输门 1. CMOS反相器 CMOS反相器 (1) 电路结构
《数字电子技术基本教程》 数字电子技术基本教程》
(2) 开关等效电路 设定: =+5V, =5V, =0V, >|V |+|V 设定:VDD=+5V,VIH=5V,VIL=0V,且VDD>|VTN|+|VTP| 当VIL=0时,T1的VGS=0,T1截止;T2的VGS= -VDD,T2导通; =0时 =0, 截止; 导通; 故VOH=VDD . 当VIH=VDD时,T2的VGS=0,T2截止;T1的VGS=VDD,T1导通; =0, 截止; 导通; 故VOL=0 .
《数字电子技术基本教程》 数字电子技术基本教程》
《数字电子技术基本教程》教学课件 数字电子技术基本教程》
王红 清华大学 陈莉平 阎石
联系地址: 联系地址:清华大学 自动化系 邮政编码: 邮政编码:100084 电子信箱:wang_hong@tsinghua.edu.cn 电子信箱: 联系电话:(010)62792973
《数字电子技术基本教程》 数字电子技术基本教程》
3.2.2 CMOS与非门,或非门和异或门 CMOS与非门 与非门, 1. 与非门
截止, 导通, 当A = B = 0时, T1和T2 截止, T3和T4 导通, Y = 1 截止, 导通, 当A = 0,B = 1时, T2 截止, T4 导通, Y = 1 截止, 导通, 当A = 1,B = 0时, T1截止, T3 导通, Y = 1 当A = B = 1时, T1和T2 导通, T3和T4 截止, Y = 0 导通, 截止,
《数字电子技术基本教程》 数字电子技术基本教程》
2. 或非门
A , B 当中有一个是 1, Y = 0 A , B 同时为 0时, Y = 1 ′ 因此, 因此, Y =( A + B )
《数字电子技术基本教程》 数字电子技术基本教程》
3. 异或门
截止, 导通, 当A = 1,B = 0时,TG 1截止,TG 2 导通,Y = B′ = 1 导通, 截止, 当A = 0,B = 1时,TG 1导通,TG 2 截止,Y = B = 1 导通, 截止, 当A = B = 0时,TG 1导通,TG 2 截止,Y = B = 0 截止, 导通, 当A = B = 1时,TG 1截止,TG 2 导通,Y = B′ = 0
《数字电子技术基本教程》 数字电子技术基本教程》
6. 输入,输出端有反相器的或非门和与非门 输入, 通常在集成电路芯片的每个输入和输出端内部都接有标准参 数的反相器. 数的反相器.
《数字电子技术基本教程》 数字电子技术基本教程》
3.2.3 三态输出和漏极开路输出的CMOS门电路 三态输出和漏极开路输出的CMOS门电路 1. 三态输出的门电路
RP的计算方法 将n个OD门接成"线与"结构,并考虑存在负载电流IL OD门接成 线与"结构,并考虑存在负载电流I 门接成" 的情况下, 的情况下,电路如图所示
《数字电子技术基本教程》 数字电子技术基本教程》
不能太大, 为保证输出电压高于 VOH,RP不能太大, VDD ( nI OH + I L ) RP ≥ VOH RP ≤ (VDD VOH ) ( nI OH + I L ) = RP(max)
《数字电子技术基本教程》 数字电子技术基本教程》
wk.baidu.com
3. N沟道耗尽型和P沟道耗尽型 N沟道耗尽型和 沟道耗尽型和P 区别:耗尽型MOS管在VGS=0时就已经有导电沟道存在 管在V =0时就已经有导电沟道存在 区别:耗尽型MOS管在
《数字电子技术基本教程》 数字电子技术基本教程》
3.2 CMOS门电路 CMOS门电路
《数字电子技术基本教程》 数字电子技术基本教程》
2. CMOS传输门 CMOS传输门 开关状态由加在P 的控制信号决定. 开关状态由加在P和N的控制信号决定. =0V,N=V 两个MOS管均导通 管均导通, 接通. 当P=0V,N=VDD时,两个MOS管均导通,A-B接通. N=0V时 两个MOS管均截止 管均截止, 断开. 当P=VDD,N=0V时,两个MOS管均截止,A-B断开.
《数字电子技术基本教程》 数字电子技术基本教程》
2. 锁定效应 CMOS电路的输入端或输出端出现瞬时高压时 电路的输入端或输出端出现瞬时高压时, 当CMOS电路的输入端或输出端出现瞬时高压时,有可 能使电路进入这样一种状态,即电源至电路公共端之间 能使电路进入这样一种状态, 有很大的电流流过,输入端也失去了控制作用. 有很大的电流流过,输入端也失去了控制作用. 通过改进制造工艺,已经可以做到一般情况下不会发生, 通过改进制造工艺,已经可以做到一般情况下不会发生, 但还不能绝对避免. 但还不能绝对避免.
《数字电子技术基本教程》 数字电子技术基本教程》
4. 异或非门
工作原理与异或门类似
《数字电子技术基本教程》 数字电子技术基本教程》
5. 与门,或门和同相缓冲器 与门, 由反相器,传输门,与非门,或非门可以组成其他逻辑功能 由反相器,传输门,与非门, 的门电路或逻辑电路. 的门电路或逻辑电路. 与非门+ 与非门+反相器 或非门+ 或非门+反相器 反相器+ 反相器+反相器
为保证流入 OD 门的电流不超过允许的 低 电平输出电流最大值 I OL(max) , RP 不能太小 I L + (V DD VOL ) RP ≤ I OL(max) RP ≥ (V DD VOL ) ( I OL(max) I L ) = RP(min)
《数字电子技术基本教程》 数字电子技术基本教程》
漏极开路输出的CMOS门电路的用途: 漏极开路输出的CMOS门电路的用途:接成总线结构 门电路的用途
《数字电子技术基本教程》 数字电子技术基本教程》
3.2.4 CMOS电路的静电防护和锁定效应 CMOS电路的静电防护和锁定效应 1. 静电防护 为了防止静电击穿, CMOS集成电路的每个输入端都设 为了防止静电击穿,在CMOS集成电路的每个输入端都设 置了输入保护电路. 置了输入保护电路.
半导体基础知识(4) 半导体基础知识(
PN结的单向导电性 PN结的单向导电性 外加反向电压 外加反向电压
《数字电子技术基本教程》 数字电子技术基本教程》
半导体基础知识(5) 半导体基础知识(
PN结的伏安特性 PN结的伏安特性 正向导通区
反向截止区
i = I S (e
V
VT
1)
VT = nkT
EN ′ = 0时,Y = A′ EN ′ = 1时,Y = Z (高阻 )
《数字电子技术基本教程》 数字电子技术基本教程》
三态门的用途:总线连接 三态门的用途:
《数字电子技术基本教程》 数字电子技术基本教程》
2. 漏极开路输出的门电路
(1) 输出并联使用,实现线与运算 输出并联使用, (2) 需要在输出端与电源之间外接上拉电阻RP 需要在输出端与电源之间外接上拉电阻R
半导体基础知识(3) 半导体基础知识(
PN结的形成 PN结的形成 空间电荷区(耗尽层) 空间电荷区(耗尽层) 扩散和漂移
《数字电子技术基本教程》 数字电子技术基本教程》
半导体基础知识(4) 半导体基础知识(
PN结的单向导电性 PN结的单向导电性 外加正向电压 外加正向电压
《数字电子技术基本教程》 数字电子技术基本教程》
q
反向击穿区
K:波耳兹曼常数 波耳兹曼常数 T:热力学温度 热力学温度 q: 电子电荷
《数字电子技术基本教程》 数字电子技术基本教程》
第三章
逻辑门
《数字电子技术基本教程》 数字电子技术基本教程》
3.1 MOS管的开关特性 MOS管的开关特性
1. N沟道增强型MOS管的结构和符号 沟道增强型MOS管 半导体层
《数字电子技术基本教程》 数字电子技术基本教程》
2. P沟道增强型MOS管的结构和符号 沟道增强型MOS管
S (Source):源极 : G (Gate):栅极 : D (Drain):漏极 : B (Substrate):衬底 衬底
《数字电子技术基本教程》 数字电子技术基本教程》
P沟道增强型MOS管的开关状态 沟道增强型MOS管的开关状态 (1) VIH=VDD时, VGS=0,S-D间不导通,MOS管截止 =0, 间不导通,MOS管截止 (2) VIL=0时,VGS=-VDD,且VDD>|VT|,S-D间形成p型导电沟 =0时 >|V 间形成p MOS管导通 道,MOS管导通 S-D之间也构成一个受VI控制的开关. 之间也构成一个受V 控制的开关.
《数字电子技术基本教程》 数字电子技术基本教程》
(1) 输出并联使用,实现线与运算 输出并联使用, (2) 使用时在输出端与电源之间外接上拉电阻RP 使用时在输出端与电源之间外接上拉电阻R
若RON << RP << ROFF,则VOH = VDD,VOL = 0
《数字电子技术基本教程》 数字电子技术基本教程》
半导体基础知识(2) 半导体基础知识(
杂质半导体 N型半导体 多子:自由电子 多子: 少子: 少子:空穴
《数字电子技术基本教程》 数字电子技术基本教程》
半导体基础知识(2) 半导体基础知识(
杂质半导体 P型半导体 多子:空穴 多子: 少子: 少子:自由电子
《数字电子技术基本教程》 数字电子技术基本教程》
PN结 结 SiO2绝缘 层 S (Source):源极 : G (Gate):栅极 : D (Drain):漏极 : B (Substrate):衬底 衬底
《数字电子技术基本教程》 数字电子技术基本教程》
N沟道增强型MOS管的开关状态 沟道增强型MOS管的开关状态
开启电压
(1) VIL=0时,D-S间不导通,MOS管截止,ROFF>106 ,开关断开 =0时 间不导通,MOS管截止 管截止, (2) 加上足够高的+VIH,且>VT, D-S间形成n型导电沟道,MOS 加上足够高的+ D- 间形成n型导电沟道, 管导通, ROFF<1K ,开关接通 管导通, D-S间相当于是一个受VI控制的开关 间相当于是一个受V
《数字电子技术基本教程》 数字电子技术基本教程》
补:半导体基础知识
《数字电子技术基本教程》 数字电子技术基本教程》
半导体基础知识(1) 半导体基础知识(
两种载流子
本征半导体:纯净的具有晶体结构的半导体. 本征半导体:纯净的具有晶体结构的半导体. 常用:硅Si,锗Ge 常用: Si,
《数字电子技术基本教程》 数字电子技术基本教程》