《半导体制造工艺》PPT课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
半导体制造工艺流程
半导体相关知识
• 本征材料：纯硅 9-10个9 250000Ω.cm
• N型硅： 掺入V族元素--磷P、砷As、锑Sb • P型硅： 掺入 III族元素—镓Ga、硼B • PN结：
P
--
--
+++++
N
半 导体元件制造过程可分为
• 前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称 Wa fer Fab）、 晶圆针测制程（Wafer Probe）；
0.1um 35 350 NA NA
0.2um 0.3um 0.5
7.5
3
75
30
750
300
NA
NA
10
半 导体元件制造过程
前段（Front End）制程---前工序
晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）
典型的PN结隔离的掺金TTL电路工艺 流程
衬底制备 一次氧化 隐埋层光刻 隐埋层扩散
多晶硅」。一般晶圆制造厂，将多晶硅融解
后，再利用硅晶种慢慢拉出单晶硅晶棒。一支
85公分长，重76.6公斤的 8寸 硅晶棒，约需
2天半时间长成。经研磨、抛光、切片后，即
成半导体之原料 晶圆片
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求： 1。 杂质固浓度大
半导体制造工艺分类
• 一 双极型IC的基本制造工艺： • A 在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）
ECL（不掺金） （非饱和型） 、TTL/DTL （饱和型） 、STTL （饱和型） B 在元器件间自然隔离
I2L（饱和型）
半导体制造工艺分类
• 二 MOSIC的基本制造工艺： 根据栅工艺分类
二、晶圆针测制程
• 经过Wafer Fab之制程後，晶圆上即形成一格格的小格 ，我们称之为晶方或是晶粒 （Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片 晶圆 上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过 针测（Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（Ink D ot），此程序即 称之为晶圆针测制程（Wafer Probe）。然後晶圆将依晶粒 为单位 分割成一粒粒独立的晶粒
三、IC构装制程
• IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路 • 目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞
。
半导体制造工艺分类
MOS型
双极型
PMOS型 NMOS型 CMOS型
饱和型
非饱和型
BiMOS
TTL I2L ECL/CML
• 後段（Back End） 构装（Packaging）、 测试制程（Initial Test and Final Test）
一、晶圆处理制程
• 晶圆处理制程之主要工作为在矽晶圆上制作电路与 电子元件（如电晶体、电容体、逻辑闸等），为上 述各制程中所需技术最复杂且资金投入最多的过程 ，以微处理器（Microprocessor）为例，其所需处 理步骤可达数百道，而其所需加工机台先进且昂贵 ，动辄数千万一台，其所需制造环境为为一温度、 湿度与 含尘（Particle）均需控制的无尘室（Clea n-Room），虽然详细的处理程序是随著产品种类与 所使用的技术有关；不过其基本处理步骤通常是晶 圆先经过适 当的清洗（Cleaning）之後，接著进行 氧化（Oxidation）及沈积，最後进行微影、蚀刻及 离子植入等反覆步骤，以完成晶圆上电路的加工与 制作。
• A 铝栅工艺 • B 硅 栅工艺 • 其他分类 1 、（根据沟道） PMOS、NMOS、CMOS 2 、（根据负载元件）E/R、E/E、E/D
半导体制造工艺分类
• 三 Bi-CMOS工艺： A 以CMOS工艺为基础 P阱 N阱
B 以双极型工艺为基础
双极型集成电路和MOS集成电 路优缺点
双极型集成电路 中等速度、驱动能力强、模拟精度高、功耗比 较大 CMOS集成电路
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围
SiO2
P
P
P+
P+ N-epi P+
N+-BL
N+-BL
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)
低的静态功耗、宽的电源电压范围、宽的输出电压幅 度（无阈值损失），具有高速度、高密度潜力；可与 TTL电路兼容。电流驱动能力低
半导体制造环境要求
• 主要污染源：微尘颗粒、中金属离子、有机物残留物和钠离子等轻金属例子。 • 超净间：洁净等级主要由 微尘颗粒数/m3
I级 10 级 100级 1000级
气相外延生长
Tepi>Xjc+Xmc+TBL-up+tepi-ox
SiO2
N-epi
N+-BL
N+-BL
P-SUB
第二次光刻—P+隔离扩散孔
• 在衬底上形成孤立的外延层岛,实现元件的隔离.
SiO2
P+ N-epi P+ N-epi P+
N+-BL
N+-BL
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—P+扩散(B)
SiO2
2。高温时在Si中的扩散系数小，
以减小上推
N+-BL
3。 与衬底晶格匹配好，以减小应力
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
外延层淀积
1。VPE（Vaporous phase epitaxy)
硅
SiCl4+H2→Si+HCl 2。氧化
SiO2
B
N+ E
AL C
P
P+
P+
N-epi
N+-BL
P-SUB
1.衬底选择
P型Si
ρ 10Ω.cm 111晶向,偏离2O~5O
晶圆（晶片）
晶圆（晶片）的生产由砂即（二氧化硅）开始
，经由电弧炉的提炼还原成 冶炼级的硅，再
经由盐酸氯化，产生三氯化硅，经蒸馏纯化后
，透过慢速分 解过程，制成棒状或粒状的「
外延淀积
基区光刻
再氧化
隔离扩散
隔离光刻
基区扩散 再分布及氧化 发射区光刻 背面掺金
热氧化 发射区扩散
铝合金
反刻铝
Байду номын сангаас铝淀积
接触孔光刻 再分布及氧化
淀积钝化层 压焊块光刻
中测
横向晶体管刨面图
B
C E
P+
P N
P
P+
P
PNP
纵向晶体管刨面图
CBE P
N
NPN
N+ C
B
E
p+
N P
PNP
NPN晶体管刨面图
半导体相关知识
• 本征材料：纯硅 9-10个9 250000Ω.cm
• N型硅： 掺入V族元素--磷P、砷As、锑Sb • P型硅： 掺入 III族元素—镓Ga、硼B • PN结：
P
--
--
+++++
N
半 导体元件制造过程可分为
• 前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称 Wa fer Fab）、 晶圆针测制程（Wafer Probe）；
0.1um 35 350 NA NA
0.2um 0.3um 0.5
7.5
3
75
30
750
300
NA
NA
10
半 导体元件制造过程
前段（Front End）制程---前工序
晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）
典型的PN结隔离的掺金TTL电路工艺 流程
衬底制备 一次氧化 隐埋层光刻 隐埋层扩散
多晶硅」。一般晶圆制造厂，将多晶硅融解
后，再利用硅晶种慢慢拉出单晶硅晶棒。一支
85公分长，重76.6公斤的 8寸 硅晶棒，约需
2天半时间长成。经研磨、抛光、切片后，即
成半导体之原料 晶圆片
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求： 1。 杂质固浓度大
半导体制造工艺分类
• 一 双极型IC的基本制造工艺： • A 在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）
ECL（不掺金） （非饱和型） 、TTL/DTL （饱和型） 、STTL （饱和型） B 在元器件间自然隔离
I2L（饱和型）
半导体制造工艺分类
• 二 MOSIC的基本制造工艺： 根据栅工艺分类
二、晶圆针测制程
• 经过Wafer Fab之制程後，晶圆上即形成一格格的小格 ，我们称之为晶方或是晶粒 （Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片 晶圆 上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过 针测（Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（Ink D ot），此程序即 称之为晶圆针测制程（Wafer Probe）。然後晶圆将依晶粒 为单位 分割成一粒粒独立的晶粒
三、IC构装制程
• IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路 • 目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞
。
半导体制造工艺分类
MOS型
双极型
PMOS型 NMOS型 CMOS型
饱和型
非饱和型
BiMOS
TTL I2L ECL/CML
• 後段（Back End） 构装（Packaging）、 测试制程（Initial Test and Final Test）
一、晶圆处理制程
• 晶圆处理制程之主要工作为在矽晶圆上制作电路与 电子元件（如电晶体、电容体、逻辑闸等），为上 述各制程中所需技术最复杂且资金投入最多的过程 ，以微处理器（Microprocessor）为例，其所需处 理步骤可达数百道，而其所需加工机台先进且昂贵 ，动辄数千万一台，其所需制造环境为为一温度、 湿度与 含尘（Particle）均需控制的无尘室（Clea n-Room），虽然详细的处理程序是随著产品种类与 所使用的技术有关；不过其基本处理步骤通常是晶 圆先经过适 当的清洗（Cleaning）之後，接著进行 氧化（Oxidation）及沈积，最後进行微影、蚀刻及 离子植入等反覆步骤，以完成晶圆上电路的加工与 制作。
• A 铝栅工艺 • B 硅 栅工艺 • 其他分类 1 、（根据沟道） PMOS、NMOS、CMOS 2 、（根据负载元件）E/R、E/E、E/D
半导体制造工艺分类
• 三 Bi-CMOS工艺： A 以CMOS工艺为基础 P阱 N阱
B 以双极型工艺为基础
双极型集成电路和MOS集成电 路优缺点
双极型集成电路 中等速度、驱动能力强、模拟精度高、功耗比 较大 CMOS集成电路
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围
SiO2
P
P
P+
P+ N-epi P+
N+-BL
N+-BL
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)
低的静态功耗、宽的电源电压范围、宽的输出电压幅 度（无阈值损失），具有高速度、高密度潜力；可与 TTL电路兼容。电流驱动能力低
半导体制造环境要求
• 主要污染源：微尘颗粒、中金属离子、有机物残留物和钠离子等轻金属例子。 • 超净间：洁净等级主要由 微尘颗粒数/m3
I级 10 级 100级 1000级
气相外延生长
Tepi>Xjc+Xmc+TBL-up+tepi-ox
SiO2
N-epi
N+-BL
N+-BL
P-SUB
第二次光刻—P+隔离扩散孔
• 在衬底上形成孤立的外延层岛,实现元件的隔离.
SiO2
P+ N-epi P+ N-epi P+
N+-BL
N+-BL
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—P+扩散(B)
SiO2
2。高温时在Si中的扩散系数小，
以减小上推
N+-BL
3。 与衬底晶格匹配好，以减小应力
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
外延层淀积
1。VPE（Vaporous phase epitaxy)
硅
SiCl4+H2→Si+HCl 2。氧化
SiO2
B
N+ E
AL C
P
P+
P+
N-epi
N+-BL
P-SUB
1.衬底选择
P型Si
ρ 10Ω.cm 111晶向,偏离2O~5O
晶圆（晶片）
晶圆（晶片）的生产由砂即（二氧化硅）开始
，经由电弧炉的提炼还原成 冶炼级的硅，再
经由盐酸氯化，产生三氯化硅，经蒸馏纯化后
，透过慢速分 解过程，制成棒状或粒状的「
外延淀积
基区光刻
再氧化
隔离扩散
隔离光刻
基区扩散 再分布及氧化 发射区光刻 背面掺金
热氧化 发射区扩散
铝合金
反刻铝
Байду номын сангаас铝淀积
接触孔光刻 再分布及氧化
淀积钝化层 压焊块光刻
中测
横向晶体管刨面图
B
C E
P+
P N
P
P+
P
PNP
纵向晶体管刨面图
CBE P
N
NPN
N+ C
B
E
p+
N P
PNP
NPN晶体管刨面图