板级多负载端接的高速数字电路的信号完整性分析

板级多负载端接的高速数字电路的信号完整性分析随着电子系统功能日益复杂,信号速率的不断提升,迫使终端设备所消耗的内存资源也不断提升,对DDR电路设计的要求也更加苛刻。并行高速总线DDR中有众多不同功能的信号线,所挂载的负载颗粒数量也不相同。

板级多负载高速电路中存在多处阻抗不连续,使信号完整性问题日益突出。由于板级电路布线空间的局限性和芯片封装结构的复杂性,板级多负载电路的设计难度越来越大。

成本控制与性能提升是当前高速电路设计领域的最大矛盾,也是推动信号完整性学科发展的一个关键因素。本文分别针对板级多负载电路设计中不连续互连引起的反射和多线网中的串扰提出了优化设计方法,在低成本设计的要求下实现信号传输性能的提升。

(1)针对多负载电路中的反射问题,从电磁波的角度分析了反射的形成机理,反射问题的主要矛盾是端接优化和成本控制。本文重点针对Fly-by拓扑,提出了一种新的反射优化方法,通过控制时序延时使各反射节点的正负反射相互抵消,减小端接阻抗的数量。

首先根据信号的传输路径,理论推导了Fly-by拓扑结构中各反射节点的反射系数和传输系数表达式;然后通过分析桩线时延和主传输线时延对信号传输性能的影响,给出了抵消各反射节点的正负反射信号的设计方法;最后通过仿真验证了本方案的可行性和有效性,有效地改善了接收端信号的质量且减少了端接阻抗的使用数量。(2)针对多负载电路中的串扰问题,工程上经常采用添加带短路过孔的防护布线来抑制串扰,引入短路过孔的同时也增加了电路的设计成本。

本文理论分析了防护布线在串扰噪声抑制中的重要角色,重点针对微带线和

共面线的防护线上的短路过孔进行了研究,给出了防护线短路过孔数目的控制方法,以消除防护布线过设计导致的高花费。首先针对有地平面参考的微带线,通过分析串扰形成的机理确定了防护线上最优的过孔数量。

然后针对无地平面参考的共面线结构,通过提取共面线的电路参数分析信号的传输路径,确定了共面线防护线上最优的过孔数量。共面线的防护布线上只在两端添加短路过孔即可使远端串扰达到最小。

最后通过三维仿真软件HFSS验证了微带线和共面线的防护布线上过孔数量优化方法的有效性。通过本文的研究,降低了多负载高速数字电路中的反射和串扰噪声,并且优化了防护布线上短路过孔的数量,既提高了电路的传输性能,又有效地降低了电路的设计成本。

研究成果均通过仿真进行了验证,该成果可直接应用于多负载高速数字电路的工程设计中。