锁相环pll原理与应用PPT教学课件

第一部分：锁相环基本原理（P1）
• 一、锁相环基本组成
• 一个典型的锁相环（PLL）系统，是由鉴相 器（PD），压控荡器（VCO）和低通滤波 器（LPF）三个基本电路组成
Ud = Kd (θi–θo)
UF = Ud F（s）
Ui PD
LPF
VCO
Uo
do
dt
KOU F
• 二．鉴相器（PD）
• Ud = Kd *θ • Kd 为鉴相灵敏度
开门脉冲和记数脉冲发生器
• 为了使后面的控制引导电路能正常工作， 还需一种开门脉冲。也就是每按一次键， 即每输出一列脉冲（不管这一列含有几个 号码脉冲）就要产生一个开门脉冲。同时 为了使后面的记数电路能正确记数，还应 保证“先开门后送计数脉冲”。也就是要 求开门脉冲要比送到计数器的号码脉冲超 前一点。所以开门脉冲和号码脉冲的时间 关系应如图
3）拨盘开关式1—999KHZ
频率合成器
（P10）
• 单片4522分频器
9V
9V
9V
A
100K 100K
16 15 14 13 12 11 10 9 4522
12345678
4 2
拨盘开关
1 8
100K 100K
CP
用三片4522组成1——999HHZ频率
V
合V成器 （P11）
100K VDD 16 13
• 一、PLL频率合成器实验
• 当PLL处于锁定状 Ui PD 态时，PD两个输入
Байду номын сангаасUo
LPF
VCO
信号的频率一定精 1/N
确相等,
• 所以可得：
• f0 = N *fi • fi为晶振标准信号
• 通过改变分频比N， 便可获得同样精度 的不同频率信号输 出
1）1KHZ标准信号源
用CMOS与非门和4M 晶体组成 4MHz振 荡器。图中Rf 使 F1工作于线性放大
开门脉冲和号码脉冲
T
HM9102D输出，作单
稳的CP
T'
单稳2输出，开门脉冲
9102
单稳1输出，号码脉冲
4098
单稳1 单稳2
TO 4522 TO 4522
控制引导电路及计数、置数电路
4011
CP 4518 R
号码脉冲
CP 4518
R
TO 4522
开门脉冲
CP
4017
CP 4518 R
100K
PLL调频（FM）解调 （P15）
10K 47n
9
晶振
14
4
OUT
1KHz
PD2
4046
VCO
3
8
5 11 6
7
10K
51P
VDD
1 16
8
13
4
12 4522
3
10
6
2 14 11 5
VDD
1 16 13 12 4522 10
2 14 11
8 4
3
6 5
VDD
1 16
8
13
4
12 4522
3
10
6
2 14 11 5
4X100K
8421
0 1 2 3 4 5 6 7 8 9 10
CP
"0" "1"
"2"
V V
2—9KHZ频率合成器
9V 100K 10K 47n
晶振
1KHz
16 13 14
9 4046
Uo 4
3 11
67 5 8
100K
1n
9V
RESET
3 16
14
15
4017
8
13
2 4 7 10 1 5 6 9 11
X2 X4 X6 X8 X1 X3 X5 X7 X9
R2
Uo
C
• 式中：τ1 = R1 C
•
τ2 = R2 C
• 当锁相环处于锁定状态时，鉴相器 （PD）的两输入端一定是两个频率 完全一样但有一定相位差的信号。如 果它们的频率不同，则在压控振荡器 （VCO）的输入端一定会产生一个 控制信号使压控振荡器的振荡频率发 生变化，最终使鉴相器（PD）的两 输入信号（一个是锁相环的输入信号 Vi, 一个是压控振荡器的输出信号Vo） 的频率完全一样，则环路系统处于稳 定状态。
• 双音多频信号（DTMF） P（16）
低频群L （Hz）
高频群H(Hz)
1209
1336
1477
697
1
2
3
770
4
5
6
852
7
8
9
941
*
0
#
每个按纽各由H和L中的一个频率组成
锁相式双音多频信号（DTMF）解码
V
器
• 用5087构成双音多频信号（DTMF）发生
器 （P17）
VDD(5V)
COL1
捕捉带
• 失锁时，ωoωi，如果从两个方向 设法改变ωi，使ωi向ωo靠拢，进 而使ωo =（ωi－ωo），当ωo 小到某一数值时，环路则从失锁进 入锁定状态。这个使PLL经过频率 牵引最终导致入锁的频率范围称为 捕捉带ωp。
同步带ωH，捕捉带ωp 和VCO 中 心频率ωo的 关系
o P
H
-
实验原理及步骤 P（4）
这种情况应认为是“失锁”。只有出现两 个同频的稳定波形时才认为是“锁定
捕捉带的测量
• 环路失锁后，缓慢改变信号源频率，
从高端或低端向４０４６Ａ的中心
频率靠近，当信号源频率分别为fＰ H和fＰL时，环路又锁定。则环路捕 捉带ΔfP ＝ fPH－fPL。
fHL fPL
fo
fPH fHH
f
ωn、ξ的测量
1
3
7
COL2 4 COL3 5
8 3.58MHz
1 2 3 ROW1 14
16
5K1
4
5
6 ROW2
5087
13
DTMF
7 8 9 ROW3 12
1K
*
0 # ROW4
11 6
用LM567进行单一频率检测电路 （P18）
• 如567的中心频率(由5,6脚外围的R,C决定) 为fo , 当Vin中包含有fo成分时，则8脚输出 低电平，否则高电平 。
9V
9V
10K
W1
10K
Ui
T
16 15 14 13 12 11 10
9
Ui 100u
4046B
A1
12345678
UF
A2
P（8）
1n
9V
1M
10K
16 15 14 13 12 11 10 9
4046A 12345678
100K
Uf 100K
510 4n7
1n 9V
100K
100K
9V 10K
W2 10K
• 在理想情况下 • KH = 2(fmax - fmin)
Ui1
PD1
LPF
VCO Uo
Ui2
同步带的测量
• 调信号源（图11）频率约为４０４６ Ａ的中心频率。示波器分别测Ui和Uo， 并以Ui作为示波器的触发同步信号， 频率计测Ui，这时示波器可显示两个 稳定的波形，即Ui和Uo是锁定的。在 一定范围内缓慢改变信号源频率，可 看到两个波形的频率同时变化，且都 保持稳定清晰，这就是跟踪。
• 五、 ωn、ξ的测量
实验二、PLL应用实验
• 一、PLL频率合成器实验 • 二、PLL调频（FM）解调 • 三、锁相式双音多频信号
（DTMF）解码器 • 四、 PLL 数字调谐实验 • 五、设计5 / 6分频器
实验目的
• 通过上述实验，使大家对由 模拟电路、数字电路组成的 硬件系统的设计、电路的搭 接、故障的分析判断、故障 的排除得到一次锻炼。
5V 10K
8
7
1
2
4001
10K 104 1u 10u
当输入信号同时包含两个频率(697,1209)时， 可输出或逻辑“0”。
DTMF
103 10K
5V
34 697
5 62
5V
8 10K
17
+1
10K 104
1u 10u
• 当信号源的频率突然改变 时（即对应Uj方波的前后 沿），UF都产生一次阻尼 振荡。从阻尼振荡波形可 测出A1、A2、T，并由 A1、A2、T求出PLL的ωn 和ξ
ωn、ξ的实际测量波形
T
A1
基线
A2
ln( A1 )
A2
2 ln( A1 )
A2
n
1 2
12 T
1
1 2
实验二、VPLL应用实验P（9）
号码脉冲及 开门脉冲 形成电路
控制、引导 电路
计数、置 去4522 数电路 置数端
号码脉冲发生器
• 根据HM9102D资料，请用HM9102D自己 设计一个号码脉冲发生器，要求：
• 1) VDD = 5V； • 2) 断续比为1.5 ：1 • 3) 号码脉冲输出幅度为0到9V（注意：DP
输出端是OC电路，上拉电阻取100K。另外， 为安全起见，输出和负载之间应串一个10K 电阻 )
五、系统的固有频率ωn和阻尼系数
的物理意义
（P3）
• 一个ＲＬＣ串联电路，当输入端加一
个阶跃电压时，输出端电压变化有三
种可能 Vo
欠阻尼
L
临界阻尼
R
Vi
Vo
C
过阻尼
t
当锁相环的输入信号的相位有一个 阶跃跳变时，输出信号相位的变化 也有三种情况
Vi
Vo
Qo
欠阻尼
临界阻尼
过阻尼
t
ωn、ξ就是指欠阻尼振荡时的 振荡频率和和阻尼系数
0
1
2
3
4
5
6
7
8
9
10
CP
Q1
Q2
Q3
Q4
4000分频器制作
• 根据上面测出的4518的波形图， 用二片CD4518（共4个计数器） 组成一个4000分频器，也就是一 个四分频器，三个十分频器 。
2）用一片CD4017作分频器组成29KHZ频率合成器 （P10）
• 4017（十进制计数分配器）功能测试
Vin 10K
103 5K1
5V
34 567
5 62
5V 10K
8 17
104
1u 10u
1组DTMF信号解码器（P18）
5V
5V
10K
DTMF Vin
3 4 567 8
103
5 697Hz 7
10K
62
1
5V
10K 104 1u 10u
OUT +
5V
Vin 103
5K1
3 4 567
5 1209Hz 62
六、锁相环的同步和捕捉
• 同步状态：锁相环的输出频率（或 VCO的频率）ωo能跟踪输入频率 ωi的工作状态，称为同步状态（或 锁定状态），在同步状态下，始终 有ωo = ωi。这时如果用示波器观 察Vi与Vo,即使单路触发，两个波 形都是清晰稳定的。
Vi
Vo
• 同步带：在锁相环保持同步的
条件下，输入频率ωi的最大变 化范围，称为同步带宽，用 ωH 表示。超出此范围，环路 则失锁。
9V 9V
10K
16 15 14 13 12 11 10 9 4046B
12345678
Ui 100u
51P
1n
10K
9V
1M
10K
16 15 14 13 12 11 10 9 4046A
12345678
100K 1n
5K1
47n
10u 10K
10K
1M 9V Uo
-9V 510P
锁相式双音多频信号（DTMF）解码器
区。晶体的等效电 感，C1、C2构成 谐振回路。C1 、 C2可利用器件的
分布电容不另接。 F1、F2、F3使用 CD4069。
4M
Rf
1M
F1
F2
C1
C2
4MHZ F3
测量 CD4518时序图
• 根据讲义后面的CD4518管脚图 ,测量并画 出Q1，Q2、Q3、Q4及 CP之间的相位关 系图 (时序图)(BCD码计数器)
• 但当信号源频率远大于（高端）或远小于 （低端）４０４６Ａ的中心频率时，Ui波 形还保持稳定清晰，但Uo不能保持稳定清 晰，这就是失锁。记下刚出现失锁时的Ui 频率即高端频率fHH和低端频率fHL，则同步 带ΔfH ＝ fHH－fHL 。由于我们用的是 PD1，是异或门相鉴器，当Ui和Uo为分数 倍数关系时，也可能出现两个稳定的波形，
• • 三．压控振荡器（VCO） （P2） • ωo（t）= ωom + K0 UF（t） • K0——VCO控制特性曲线的斜率，常
称为VCO的控制灵敏度，或称压控灵 敏度。
四、环路滤波器，这里仅讨论 无源比例积分滤波器
• 其传递函数为： R1
KF
(s)
UO (s) Ui (s)
s 2 1 s(1 2 ) 1 Ui
百位
A VDD
4X100K
8421
十位
A VDD
4X100K
8421
个位
A VDD
4）健盘置数式1—999KHZ频率合 成器 （P12）
• 就是用数字健盘以及一些数字IC替代拨盘 V 开关组成1——999KHZ频率合成器。最终
应做到：当顺序按键盘的任意三个健（如 5.9.2）时，则输出信号的频率就为592KHz。 置数部分的框图如图
锁相环PLL原理与应用
第一部分：锁相环基本原理
一、锁相环基本组成
二、鉴相器（PD） 三、压控振荡器（VCO） 四、环路滤波器（LPF） 五、固有频率ωn和阻尼系数 的物 理意义
六、同步带和捕捉带
• 第二部分：锁相环实验
• 实验一、PLL参数测试
• 一、压控灵敏度KO的测量 • 二、鉴相灵敏度Kd的测量 • 三、环路开环增益（KH）的测量 • 四、同步带和捕捉带的测量
1n
二、鉴相灵敏度Kd的测量。
信号源 Ui PD1
4046B
4046A
LPF
+12V
R1
100K 324
+12V Rw -5V
R2 100K
-5V R3
100K
VCO
Uo
三、环路开环增益（KH）的测量
• 当鉴相器比较两同相信号时，UF = 0，VC0 振荡于fmin; 当鉴相器比较两反相信号时， UF = VDD，VCO振荡于fmax
• CD4046原理图
Ui 14
4046
A1 PD1
16 VCC
2
3
4
6
11 7
VCO
12
5
8
PD2
+ A2
-
13 1
9
10
15
实验一、PLL参数测试（P5）
• 一、压控灵敏度KO的测量
9V
9V
1K
1M
10K
10K
16 15 14 13 12 11 10 9 4046
12345678
数字电压表
频率计