第七章常用时序逻辑功能器件2

D0 Q0
&
1
& 1
&
1
CP CR
＞ ＞ ＞ ＞
R
C1 FF3
1D
R
C1 FF2
1D
R
C1 FF1
1D
R
C1 FF0
1D
Q3
Q2
Q1
Q0
第7章 常用时序逻辑功能器件
(4) 画出完整的状态图，检查设计的计数器能否自启动。
Q3 Q2 Q1 Q0
0000
0001
0010
0011 1011 1010
D0 Q0
0 0 x 0
1 1 x 0
0 0 x x
1 1 x x
1 1 x 1
0 0 x 0
0 0 x x
1 1 x x
第7章 常用时序逻辑功能器件
(3)画出逻辑电路图
D3 Q3Q0 Q2Q1Q0 D2 Q2Q1 Q2Q0 Q2Q1Q0
D1 Q1Q0 Q3Q1Q0
Q 2 Q 1 Q0
/0
001
/0
010
/0
011
/1
111
/0 /0 /0
110 101
/0
100
3位二进制同步加计数器（同步模8加计数器）
第7章 常用时序逻辑功能器件
时序图
CP Q0
1tpd
1tpd
Q1 Q2
1tpd
同步计数器所有触发器的状态同时更新，没有延迟积累，故 工作速度较快,但电路结构比异步计数器复杂。
用。 目前由TTL和CMOS电路构成的MSI计数器都有许 多品种。
第7章 常用时序逻辑功能器件
CP脉冲 引入方式
型号
计数模式
清零方式
预置数 方 式
74161 74HC161
同步
4位二进制加法 4位二进制加法 单时钟4位二进制可逆 十进制加法 单时钟十进制可逆 双时钟4位二进制加法 2-5-10进制加法
1
2 3 4
0
0 0 0
0
0 0 1
0
1 1 0
1
0 1 0
0
0 0 0
0
0 1 1
1
1 0 0
0
1 0 1
0
0 0 0
0
0 1 1
1
1 0 0
0
1 0 1
5
6 7 8
0
0 0 1
1
1 1 0
0
1 1 0
1
0 1 0
0
0 1 1
1
1 0 0
1
1 0 0
0
1 0 1
0
0 1 1
1
1 0 0
1
1 0 0
CP CR
＞
C1 FF0
＞
＞
1D
R
1D
R
1D
R
C1
C1
FF1
FF2
Q0
Q1
Q2
3位二进制异步加计数器
第7章 常用时序逻辑功能器件
CP CR
＞
C1 FF0
＞
＞
1D
R
1D
R
1D
R
C1
C1
FF1
FF2
Q0
Q1
Q2
CP0 CP CP1 Q0
状态转换图
Q 2 Q 1 Q0
CP2 Q1
000 001 010 011
第7章 常用时序逻辑功能器件
7.1 计数器 7.2 寄存器和移位寄存器
第7章 常用时序逻辑功能器件
常用的时序逻辑功能器件主要有两种：
计数器
寄存器
统计时钟脉冲的个数（计数），分频、定时、产生 节拍脉冲。
代码的寄存、移位、传输。
第7章 常用时序逻辑功能器件
7.1 计数器
计数器的分类
按FF状态 更新时刻 同步计数器 异步计数器 加计数器 减计数器
第7章 常用时序逻辑功能器件
Q n1 Q n 0 0 n1 n n n n Q1 Q1 Q 0 Q1 Q 0 n1 n n n n Q 2 Q n Q1 Q n Q 0 Q n Q 1 Q 0 2 2 2
C=Q2nQ1nQ0n 状态转换图
000
⑤ ET、EP计数使能端（高电平有效）。
⑦QDQCQBQA输出端。 RCO=ETQAQBQCQD ⑥ RCO为进位输出端。
＞
第7章 常用时序逻辑功能器件
1、74161的功能
CP A B C D ET LD 74161 EP RD QA QB QC QD RCO
74161的功能表
清零
RD 0 1 1 1 1
1D
R
C1
C1
FF1
FF2
Q0
CP CR
Q1
Q2
异步3位二进制加计数器
＞
C1 FF0
＞
＞
1D
R
1D
R
1D
R
C1
C1
FF1
FF2
Q0
Q1
Q2
异步3位二进制减计数器
第7章 常用时序逻辑功能器件
思考：1、如果改用JK触发器，电路应该怎么设计？
Q3 Q2 J3 C P3 Q3 K3 1 Q2 Q2 J2 C P2 K2 1 Q1 Q1 Q1 J1 C P3 K1 1 Q0 Q0 Q0 J0 C P0 K0 1 Rd CP
＞
＞
1D
R
1D
R
1D
R
C1
C1
FF1
FF2
Q0
Q1
Q2
CP0 CP CP1 Q0
状态转换图
Q 2 Q 1 Q0
CP2 Q1
000 111 110 101
001
010
011
100
3位二进制异步减计数器（异步模8减计数器）
第7章 常用时序逻辑功能器件
CP CR
＞
C1 FF0
＞
＞
1D
R
1D
R
第7章 常用时序逻辑功能器件
& & FF Q1 1J
2
C
1
1J
FF
0
FF Q0 1J
1
＞C1
1K
＞C1
1K
＞C1
1K
Q2
CP
Q0
Q1
Q2
1011011 + 1
根据二进制加法运算规则，在一个多 位二进制数加1时，高位只有在低位 都为1时翻转，否则保持。
1 0111 00
第7章 常用时序逻辑功能器件
异步 (低电平) 异步 (低电平) 异步 (低电平) 无 异步 (低电平) 无 异步 异步
同步 同步 同步 异步
74HCT161 4位二进制加法 74LS191
74LS193
74160 74LS190
异步
双时钟4位二进制可逆 异步 (高电平)
异步
同步 异步 无 异步
74LS293 74LS290
第7章 常用时序逻辑功能器件
思考：如何构成同步3位二进制减计数器？
J 0 K 0 1 n J1 K1 Q0 n J 2 K 2 Q1n Q0
第7章 常用时序逻辑功能器件
3 二进制同步可逆计数器
将加法计数器和减法计数器合并起来，并引入一加/减控 制信号X便构成二进制同步可逆计数器。
第7章 常用时序逻辑功能器件
111
110
101
100
3位二进制异步加计数器（异步模8加计数器）
第பைடு நூலகம்章 常用时序逻辑功能器件
000 001 010 011 100
•时序图
111 110 101
1
CP Q0 Q1 Q2
2
3
4
1tpd
5
6
7
8
f Q0 1 f CP 2
1 f CP 4
1 f CP 8
2
2tpd
4
8
f Q1
f Q2
0
1 0 1
9
1
1 1
0
0 1
0
1 1
1
0 1
0
× ×
0
× ×
0
× ×
0
× ×
0
× ×
0
× ×
0
× ×
0
× ×
…
第7章 常用时序逻辑功能器件
(2) 画出卡诺图，求出D触发器的驱动方程：
D3
00 00 01 11 10 01 11 10
D2
00 00 01 11 10 01 11 10
0 0 x 1
一、 集成计数器74161（ 4位二进制同步加计数器）
第7章 常用时序逻辑功能器件
CP A B C D ET LD 74161 EP RD QA QB QC QD RCO
引脚图
① ② ③ ④
逻辑符号 CP脉冲输入端（上升沿触发）。 RD异步清零端（低电平有效）。 LD预置数控制端（低电平有效）。 DCBA预置数据输入端。
d3 d2 d1 d0
d3 d2 d1 d0 保 持 保 持 计 数
RCO=ETQAQBQCQD
第7章 常用时序逻辑功能器件
2、74161的应用 （1）构成任意进制计数器
例1 用74161构成九进制加计数器。
1
同步清零？
× × × × D RCO 74161 QA Q B QC QD LD
(1) 反馈清零法
设法跳过169=7个状态
0111
0110
0101
0100
0011
第7章 常用时序逻辑功能器件
(2) 反馈置数法
1 1
CP QDQCQBQA
0001 0010
0011
1 ET RD A B EP C D RCO LD 1
0100
0101 0110 0111
QD QCQBQA
74161 QA QB QC QD
1
1J
FF0 Q0 1J
FF1
＞C1
1K
＞C1
Q0 1K Q1
＞C1
1K Q2
CP
驱动方程:
J 0 K 0 1 n J1 K 1 Q0 n n J 2 K 2 Q1 Q 0
状态方程:
输出方程:
Q n1 Q n C=Q2nQ1nQ0n 0 0 n1 n n n n Q1 Q1 Q 0 Q1 Q 0 n1 n n n n Q 2 Q n Q1 Q n Q 0 Q n Q 1 Q 0 2 2 2
X
1
加/减控制信号 & 1 & 1 & 1
1
CR CP
＞
C1
＞
＞
＞
R 1K
1J
R 1K
C1
1J
R 1K
C1
1J
R 1K
C1
1J
FF3
FF2
FF1
FF0
J0 K0 1
Q3
Q2
Q1
Q0
J1 K1 XQ0 X Q0 J 2 K 2 XQ1Q0 X Q1Q0 J 3 K 3 XQ2Q1Q0 X Q2 Q1Q0
QDQCQBQA
0001 0010
1 1
ET RD A EP
B C
1 CP
！异步清零
0011 0100 0101 0110 0111
CP
＞CP
1
&
0000
QD QCQBQA
1001
1111
1110
1101
1100
1011
1010
1001
1000
1000 0000 0001 0010
R D QA QD
（2）加计数器 ：上升沿触发 接高位脉冲端； Q 下降沿触发 Q 接高位脉冲端。 减法计数器：相反 （3）在异步计数器中，高位触发器的翻转必须在低位触 发器产生进位信号或借位信号之后才能实现，故工作速度 慢。
第7章 常用时序逻辑功能器件
2 二进制同步计数器
（1） 二进制同步加计数器
& & FF2 Q1 1J Q2 C
第7章 常用时序逻辑功能器件
7.1.2
非二进制计数器
驱动信号 D2 0 D1 0 D0 1
例 用D触发器设计一个8421码十进制同步加计数器。
现 态 解： (1) 列出状态表和驱动表 次 态 计数 n n n n n+1 顺序 n+1 n+1 Q3 Q2 Q1 Q0 Q3 Q2 Q1n+1 Q0 D3 0 0 0 0 0 0 0 0 1 0
＞CP
0000
1111
1110
1101
1100
1011
1010
1001
1000
1000 0000 0001 0010
LD QD
0111
0110
0101
0100
0011
异步置数？
第7章 常用时序逻辑功能器件
1 1 1 CP
1 1 0 0
QD QCQBQA
ET RD A B C D RCO 74161 EP ＞CP QA QB QC QD LD
＞
预置
LD × 0 1 1 1
使能
EP ET × × 0 × 1 × × × 0 1
时钟
CP × ↑ × × ↑
预置数据输入
D C B × × × × × × × × × × × × A × × × ×
输出
QD QC QB QA 0 0 0 0
工作模式
异步清零 同步置数 数据保持 数据保持 加法计数
0 0 x 0
0 1 x x
0 0 x x
0 1 x 0
0 1 x 0
1 0 x x
0 1 x x
各触发器的驱动方程:
D3 Q3Q0 Q2Q1Q0 D2 Q2Q1 Q2Q0 Q2Q1Q0 D1 Q1Q0 Q3Q1Q0
D1
00 00 01 11 10 01 11 10
D0
00 00 01 11 10 01 11 10
按数值增 减趋势
可逆计数器
按进位 体制 二进制计数器 M=2n
非二进制计数器 M≠2n
第7章 常用时序逻辑功能器件
7.1 计数器
7.1.1 二进制计数器
7.1.2 非二进制计数器
7.1.3 集成计数器
第7章 常用时序逻辑功能器件
7.1.1 二进制计数器
1. 二进制异步计数器 （1） 二进制异步加计数器
3tpd
说明:
异步计数器计数脉冲的最小周期 Tmin= ntpd。 计数器也可作为分频器。
第7章 常用时序逻辑功能器件
（2） 二进制异步减计数器
CP CR
＞
C1 FF0
＞
＞
1D
R
1D
R
1D
R
C1
C1
FF1
FF2
Q0
Q1
Q2
3位二进制异步减计数器
第7章 常用时序逻辑功能器件
CP CR
＞
C1 FF0
1001
0100 1101 1100
1000
0111
0110
0101
1111
1110
该电路能够自启动。
第7章 常用时序逻辑功能器件
作业：7.1.2 、7.1.7
第7章 常用时序逻辑功能器件
7.1.3 集成计数器
集成计数器具有功能较完善、通用性强、功耗低、
工作速率高且可以自扩展等许多优点，因而得到广泛应
进 位
Q3
Q3
Q2 J3 C P3 Q2 J2 C P2 Q2 1 K2 1
Q1 Q1 J1 C P1 Q1 K1 1
Q0 Q0 J0 C P0 Q0 K0 1 Rd CP
进 位 借 位
Q3
Q3
K3
第7章 常用时序逻辑功能器件
二进制异步计数器总结：
（1）将触发器接成计数状态 （D Q
J K 1 ）