抑制电快速瞬变脉冲干扰的设计方法分析研究

抑制电快速瞬变脉冲干扰的设计方法分析研究
摘要文章根据作者多年工作经验，阐述了电快速瞬变脉冲群的基本概念、噪声源、耦合通道、试验等级、电快速瞬变脉冲群对设备造成影响的途径，在此基础上系统分析了抑制电快速瞬变脉冲干扰的八种典型设计方法，最后介绍了抑制电快速瞬变脉冲干扰的防护设计最优时间点。

关键词EFT；噪声源；耦合通道；影响途径；防护设计
前言
在电气线路中，尤其是电感性负载在接通或断开时，由于开关触点空气间隙的绝缘击穿或触点弹跳等原因，会在断开点处产生瞬态电流突变，瞬态电流突变通过电路直接或间接耦合产生骚扰。

这种瞬态骚扰往往以脉冲群形式出现，其骚扰能量随瞬态电流而大小不等（通常较小），频谱分布较宽（与瞬态电流突变速率有关），容易对电子、电器设备的工作可靠性带来影响。

严重的可能导致用电器的性能下降或失灵。

电快速瞬变脉冲群试验，就是为了检验电子、电器设备在遭受这类暂态骚扰影响时的性能。

“电快速瞬变脉冲群”的英文为：“Electrical Fast Transient/Burst”简称“EFT/B”。

应对EFT/B解决问题的原理、方法是：防止高频干扰脉冲进入被保护的电气线路，设置高频吸收、阻断回路，如电源滤波器、串接磁珠或并接高频特性电容器等。

1 电快速瞬变脉冲干扰特性
1.1 电快速瞬变脉冲群噪声源
电快速瞬变脉冲群的源特征是：脉冲上升时间短，重复率高和能量低，频谱分布较宽，脉冲成群出现。

1.2 耦合通道
电快速瞬变脉冲群的传播路径有三个：一是线路直接耦合；二是线路间的容性耦合；三是空间辐射耦合。

1.3 电快速瞬变脉冲群抗扰度试验等级
1.4 电快速瞬变脉冲群干扰特性分析
电快速瞬变脉冲群的干扰特性由三部分组成：一是脉冲群的幅度大小；二是脉冲上升时间；三是接收器的敏感度[1]。

2 电快速瞬变脉冲群对设备造成影响的途径
2.1 电源线
当单独对L或N线加干扰时（L-GND或N-GND），在L和N线间会存在差模电压；当同时对L和N线加干扰时（L+N-GND），存在共模电压；由于大部分电源的输入都是平衡的（无论是变压器输入，还是整流桥输入），因此实际共模干扰转化成差模电压的成分很少。

2.2 信号线
干扰能量在电源线上传导的过程中向空间辐射，这些辐射能量感应到邻近的信号线上。

如果发生这种情况，在直接向信号线注入试验脉冲时，设备可能会受到干扰。

2.3 二次辐射
干扰能量在电缆上（电源线或信号线）传导的过程中产生的二次空间辐射感应进电路，对电路造成干扰[2]。

3 抑制电快速瞬变脉冲干扰的设计
3.1 EFT设计——EMC的设计成本
经验证明，如果在产品开发阶段解决兼容性问题所需费用为1，那么，等到定型后再想办法解决，费用将增加10倍；若到批量生产后再解决，费用将增加100倍；若到用户发现问题后才解决，费用可能到达1000倍。

这就是说如果在产品的开发阶段，同时进行电磁兼容性设计，就可以把80%—90%的电磁兼容性问题解决在产品定型之前。

所以，在产品的设计阶段充分重视电磁兼容性是十分必要的。

那种不顾电磁兼容性，只按常规进行产品设计，然后对样品进行电磁兼容性技术测试，发现问题再进行补救的做法，非但在技术上会造成很大问题，而且还会造成人力、财力的极大浪费，这是—种非常冒险的做法。

3.2 EFT设计——耦合分析
引起干扰三要素是：骚扰源、耦合通道、敏感电路。

骚扰的耦合通道起着骚扰源与敏感电路之间的联系作用，所以应对EFT的防护设计有必要对耦合通道进行分析。

实践表明：高阻抗的容性耦合与电路的表面积有关，低阻抗的感性耦合与电路的环路面积有关。

从结构性耦合考虑：传导耦合包括直接耦合、共模耦合等。

发射耦合则表现在电容性耦合；电感性耦合；电磁场耦合。

3.3 电路的EFT设计——接地
（1）单点接地
工作频率低（30MHz）的采用多点接地式（即在该电路系统中，用一块接地平板代替电路中每部分各自的地回路）。

因为接地引线的感抗与频率和长度成正比，工作频率高时将增加共地阻抗，从而将增大共地阻抗产生的电磁干扰，所以要求地线的长度尽量短。

采用多点接地时，尽量找最接近的低阻值接地面接地。

工作频率介于1～30MHz的电路采用混合接地式。

当接地线的长度小于工作信号波长的1/20时，采用单点接地式，否则采用多点接地式。

（4）浮地
采用浮地可将电路或设备与公共地或可能引起环流的公共导线隔离开来。

可以使不同电位的电路之间的配合变得容易。

浮地的优点是抗干扰性能好。

浮地的缺点是电路或设备容易产生静电积累。

浮地式即该电路的地与大地无实际导体连接（见图4）。

其优点是该电路不受大地电性能的影响；其缺点是该电路易受寄生电容的影响，而使该电路的地电位变动和增加了对模拟电路的感应干扰；由于该电路的地与大地无导体连接，易产生静电积累而导致静电放电，可能造成靜电击穿或强烈的干扰。

因此，浮地的效果不仅取决于浮地的绝缘电阻的大小，而且取决于浮地的寄生电容的大小和信号的频率[3]。

3.4 电路的EFT设计——电路共模滤波器设置
在典型的离线式电源设计中，设置共模滤波器可降低输入和输出两侧的噪声，阻隔或降低输出两端噪声串扰，这种设计是电路中抑制共模噪声的基本方法。

在开关电源中共模噪声的主要产生源是MOSFET（金属氧化物半导体场效应晶体管），MOSFET通常是电路中的主要耗能元件。

由于电路的可逆性这种方法也可防护EFT對电源的侵入。

3.5 电路的EFT设计——MOSFET的EFT防护
3.6 电路的EFT设计——信号线的EFT防护
对信号线的输出、输入插座引脚，每一针脚串接磁珠，并接电容器。

在PCB 设计时将地线布置在磁珠与电容器中间。

磁珠使用高频Ni-Zn材料，电容器采用103或102等。

对双绞线的输出、输入端还应考虑设置阻抗匹配电阻等。

3.7 电路的EFT设计——屏蔽电缆接地
（1）低频电路电缆的屏蔽层接地
低频电路电缆的屏蔽层接地应采用一点接地的方式，而且屏蔽层接地点应当与电路的接地点一致。

对于多层屏蔽电缆，每个屏蔽层应在一点接地，各屏蔽层
应相互绝缘。

（2）高频电路电缆的屏蔽层接地
高频电路电缆的屏蔽层接地应采用多点接地的方式。

当电缆长度大于工作信号波长的0.15倍时，采用工作信号波长的0.15倍的间隔多点接地式。

如果不能实现，则至少将屏蔽层两端接地。

3.8 电路的EFT设计——排线布局设计
在电路的连接中排线内的走线布局，将直接影响到排线整体的辐射发射能力，和对EFT产生的二次空间辐射感应吸收能力。

由于多数排线没有进行屏蔽，所以在安排走线布局时，在线端的两侧设置接地线、在信号线的两侧设置接地线，将增加线间的对地电容分布，因此，直接降低了排线的高频阻抗。

由于高频阻抗的降低排线的“天线”效应随之减小，从而达到抑制二次空间辐射接收的效果[4]。

4 结束语
电快速瞬变脉冲的防护设计，它应贯穿于整个产品的设计、生产过程，它要求产品设计者在产品的设计阶段，就带有EMI和EMS的思想意识。

当产品已进入批量投产时才发现电磁兼容问题，此时再对产品的更改，所需的人力、物力、时间等对生产企业来说可能是灾难性的。

因此，对于任何一种产品，尽早进行电磁兼容性设计都是非常必要的。

参考文献
[1] GB/T17626.4（idt.IEC61000-4-4）电磁兼容试验和测量技术第4部分：电快速瞬变脉冲群抗扰度试验[S].北京：中国标准出版社，1998.
[2] 董梁，金善益，任珺. 电磁兼容检测与优化的研究[J]. 通讯世界，2017，（12）：205-206.
[3] 丁丁.电快速瞬变脉冲群抗扰度试验[J].上海计量测试，2004，（6）：43-45.
[4] 区健，林守霖，吕英华.电子设备的电磁兼容性设计理论发与实践[M].北京：电子工业出版社，2010：197.。