全桥零电压开关PWM变换器中有源箝位电路的设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
部分) , 将 UC3875 发出的变换器原始驱动信号 OUTA、 OUTD 的前沿脉冲“切除” 。延时长短可通过调整阻容 元件的时间常数来调节,切除前沿后的 A、D 两路信 号与 B、C 两路信号与,即可获得所需的箝位管 Qs 驱 动控制信号。需要说明的是,虽然电压过冲高,振荡 严重,但其能量并不高,所以箝位电容取的不必过大, 箝位管 Qs 也可选容量较小的 MOSFET 管。
η
0.93 0.92 0.91 0.9
1.6 2.0 2.4 2.8 3.2 3.6 4.0 4.44.8 P/kW
图 11 5KW FB-ZVS-PWM 变换器的效率曲线
5 结论
本文针对 5kW FB-ZVS-PWM 变换器整流管上电 压过冲和振荡问题,引进了次级有源箝位电路,并对 该有源箝位电路进行了分析,给出了有源箝位开关的 控制时序和产生时序的方法。最后给出了实验波形,
(3)
式中: Csec 为整流管寄生电容与变压器绕组分布电容 之和; irr 为整流管反向恢复电流。 联立求解式(1) 、 (2) 、 (3)即可得箝位电容稳态 电压 VCs :
1 − Deff 1 Vin Deff ⋅ Ts + 2 VCs ⋅ ⋅ − 4 n ⋅ Llk n ⋅ Llk L0 = n ⋅ Vin Llk Csec V − n ⋅ Vin ⋅ cos sin −1 Cs n ⋅ Vin + 2 ⋅ irr
1.引言
近年来, 随着软开关技术的发展, 大功率的 DC/DC 模块已越来越多的采用全桥软开关拓扑结构,其中以 移相式全桥零电压开关 PWM 变换器(FB-ZVS-PWM)和 全桥零电压零电流开关 PWM 变换器(FB-ZVZCS-PWM) 应用最为常见,这两种拓扑形式的变换器都具有开关 损耗低,保持恒频控制的优点。前者适于采用 MOSFET 作为开关器件,能实现四只管子的零电压开关(ZVS) , 可以采用较高的开关频率(如 100kHz) ,模块功率密 度高。后者由于超前桥臂采用 ZVS 方式,滞后桥臂采 用 ZCS 方式,适于采用 IGBT 作为开关器件,但最高工 作频率限制在 20kHz 左右,功率密度较低。 对于需要高功率密度的场合,FB-ZVS-PWM 拓扑具 有较大的优势。 但基本的 FB-ZVS-PWM 变换器也有明显 不足,如变压器漏感与整流管寄生电容发生谐振,整 流管两端会产生严重电压过冲及振荡现象(图 1) ,必 须采用抑制措施。目前常用的措施包括:整流管两端 并联阻容吸收回路(见图 2) ,方法简单,但在大功率 场合电阻损耗大,吸收效果不理想;文献[1]在变压器 原边加箝位二极管(图 3) ,这样做可以改善变压器副 边整流管上的电压振荡,但是不能完全消除振荡。
T
C2
Dc
Db
Cs
图 4 有源箝位全桥零电压 PWM 变换器拓扑结构图
整流管电压被箝位在电容电压的稳态值,因此整
流管两端不再产生电压过冲和振荡。在变压器次级输 出功率的同时,经过一个短暂的延时,触发 Qs 导通, 这样当漏感与 Cs 谐振充电电压高于整流管输出电压 时, 电容 Cs 通过 Qs 将能量反馈给负载。 一个开关周期 过程中,流过 Cs 的平均电流等于零。变换器的控制仍 然采用移相式 FB-ZVS-PWM 方式,控制芯片采用 UC3875。 变换器原副边的工作波形、 整流电压 Vrec 、 Qs 驱动信号及流过 Cs 的电流波形如图 5 所示。半个周期 箝位电路工作波形分析如下:
I Cs = T 1 K ⋅ Deff ⋅ s 2 2
OUTA
R2 R3 C1
OUTD UC3875
R5 R4 C2 Qs
OUTB
R6
(1)
OUTC
C3 R7 R8 C4
式中:K 为箝位电流斜率,
= K n ⋅ Vin − VCs n 2 ⋅ Llk − VCs − Vout L0
(2)
图 6 箝位时序产生电路
Lo + n 2 ⋅ Llk ⋅ (1 − Deff
n ⋅ Vin ⋅ L0
)
3.2 次级有源箝位控制原理及时序分析 为了有效抑制整流管电压过冲和振荡,Qs 的驱动 信号 Vgs 必须与 Vrec 同步。一个简单的实现 Vgs 与 Vrec 的 方法,是利用 UC3875 实现驱动信号,进来简单逻辑 处理后来获得。由于变换器存在占空比丢失,需要加 入时间延时 ∆t ,满载时的最大延时 ∆t 按下式计算
针对上述问题,本文采用次级加有源箝位电路方 法,对抑制整流管电压过冲和振荡有非常好的效果, 箝位电路本身的损耗也很小,变换器保持了较高的效 率。 图 4 中 Q1 和 Q3 为超前桥臂, Q2 和 Q4 为滞后桥臂,
Ls 为饱和电感,Qs 、Ds 和 Cs 构成次级有源箝位回路。
Vrec [200V/div] Vab[200V/div]
式中: Dmax 为满载时的原边电压占空比, Deff 为满载 时的副边电压占空比, Dmin 为最小负载时的原边电压 占空比, f s 为变换器开关频率。 箝位控制电路原理图如图 6。
R1
3 次级有源箝位电路分析及参数设计
3.1 箝位电容稳态电压分析 当 Cs 选择足够大时,稳态电压 VCs 等于整流管电 压 Vrec ,为平顶方波。VCs 大小与输出电压占空比 Deff 、 漏感 Llk 及输出电压 Vout 有关[2]。合理确定各参数值, 是减小整流管电压应力,确保 VCs 在允许范围内的前 提。变换器稳态工作时,流过 Cs 的平均电流等于零, 因此箝位电流峰值 I Cs 可以按下式确定
Vrec [100V/div] Vab [100V/div]
t [5us/div]
图 9 桥中点电压和经过整流管整流后电压波形
4 实验及分析
研制的 5KW 大功率全桥 PWM 变换器参数如下:
Vin =130VDC~180VDC,Vout =160V, I out =31A,n=1.8, Llk =3uH, Ls =3.7uH, L0 =170uH, Cs =1uF, 功率器件
结果表明该有源箝位电路具有非常好的箝位效果,改 善了次级整流管上的电压应力,样机也具有较高的效 率。 参考文献
[1] 刘福鑫 , 阮新波 . 加钳位二极管的零电压全桥变换器改 进研究[J].电力系统自动化,2004,28(17) :64-69. [2] 许峰, 徐殿国 , 王健强 ,柳玉秀 .高压大功率全桥零电压 开关 PWM 变换器研究[J].哈尔滨工业大学学报.2002, 35(1) :66-72 [3] SABATE A High-Voltage High-Power ZVS Full-Bridge PWM Converter Employing an Active Snubber[A].IEEE APEC’91,Rec[C]. [s.1.]:[s.n.],1991.158-163.
Dmax − Deff 2 fs ≤ ∆t ≤ Dmin 4 fs
t1 ~ t2 时段:变压器原边电压已经建立,但由于占空比 丢失问题,整流管处于续流状态,所以 Vrec 电压为零,
此时段变压器并没有传输功率。 t2 ~ t3 时段:整流管续流状态结束, Vrec 迅速上升至箝 位电压, Ds 开始导通, Vrec 被箝位在电容电压值。同 时变压器漏感与 Cs 谐振充电, 流过 Cs 的电流开始减小 直到 t3 时刻改变方向。此前, Qs 已经被触发导通。 t3 ~ t4 时段:箝位电容的储能通过 Qs 反馈给负载。
Deff = Vout / VCs ; Ts 为变换器开关周期。
OUTA OUTB OUTC OUTD
V AB Qs
图 7 箝位开关管的控制时序
I p [20A/div] Vab [100V/div]
t [5us/div]
图 8 桥中点电压和变压器原边电流波形
C1 、 R1 、 R2 构成脉冲延时电路(图 7 中的阴影
Q4
t t
VAB
t1 t 2
t3
t4
t
Vrec
IHale Waihona Puke Baiducs
t t
直接列写 VCs 的表达式比较繁杂,为了简化分析, 考虑理想情况 Csec = 0 , irr = 0 ,则 VCs 简化为
* VCs =
图 5 全桥 MOSFET 驱动、桥中点电压 VAB 、整流管 Vrec 电压、 箝位电容电流 I cs 波形
作者简介:刘鑫(1987-) ,男,江苏人,硕士研究生, 研究方向为开关电源。 张相军(1971-) ,男,山东齐河人,博士,硕士生导 师。研究方向为开关电源和照明电子学。
VGS VGS
Q3 Q2 Q1 Q3 Q4
图 2.2 中,箝位电流达到峰值 I Cs 的时刻,对应着
Llk 与整流管寄生电容的谐振电压达到 VCs 的时刻,按
照串联谐振理论,不难导出 I Cs 的表达式[3],
I Cs = n ⋅ Vin Llk Csec V − n ⋅ Vin ⋅ cos sin −1 Cs + 2 ⋅ irr n ⋅ Vin
全桥零电压开关 PWM 变换器中有源箝位电路的设计
刘鑫 张相军 徐殿国
哈尔滨工业大学 电气工程及自动化学院, 黑龙江 哈尔滨 150001
摘 要 FB-ZVS-PWM 变换器中变压器次级整流管上寄生电容与变压器漏感相互作用,会导致整流后电压严重过冲及振 荡现象,大大增加了整流管电压应力及电流应力,必须采用抑制措施。现有各种吸收电路损耗大、抑制效果不理想,影响效 率,影响功率密度。采用次级有源箝位方式不仅能有效抑制电压过冲和消除振荡现象,而且箝位电路损耗小,非常适合大功 率 DC/DC 变换器。本文给出了次级有源箝位的分析和参数设计、箝位控制时序产生和相应的产生电路及实验波形,该有源 箝位电路在 5kW、开关频率 40kHz 的电源模块中成功应用。 关键词 全桥,零电压开关,次级有源箝位
为 MOSFET 为 IXFK-FX160N30T,整流管为 IXYS 的 DSEP2x61-06A , 箝 位 管 为 FQL40N50 , 开 关 频 率
f s =40kHz。
I Cs
[5A/div]
Vrec [100V/div]
t [10us/div]
图 10 整流后电压和箝位电容上电流波形
图 8 为全桥桥中点电压 Vab 和原边电流 I p 波形, 加上箝位电路后,电路工作正常。图 9 为全桥桥中点 电压 Vab 和整流管整流后的电压 Vrec 的波形,与上文中 图 1 作对比可以清楚的看到,整流管上的过冲电压和 振荡已经完全消除,效果非常明显。图 10 为整流管整 此处也 流后的电压 Vrec 和箝位电容上流过的电流波形, 可以看到箝位开关管,电压应力和电流应力并不大, 可以取容量比较小的 MOSFET。 图 11 为整机的效率曲 线, 可以看出具有箝位电路的 FB-ZVS-PWM 变换器具 有较高的效率。
当变压器次级输出功率时, 变压器漏感通过二极管 Ds 与箝位电容 Cs 产生谐振,给 Cs 充电,同时
Q1
D1
C1
Q4
B
D4
C4
Da
V rec
Dd Qs Ds C0 R0
Vin
A
Ls
Cg
Llk
t [5us/div]
Q3
D3
图 1 整流管不加吸收或箝位电路时,桥中点电压波形和整 流后电压波形
C3
Q2
D2
Q1
D1
C1
Q4
B
D4
C4
Da
V rec
Dd
Ds
Vin
A
Ls
Cg
C3
Llk
C0
R0
Q3
D3
Q2
D2
T
C2
Cs
Dc
Db
图2
Q1
采用阻容吸收的无源箝位电路
C1
D4
D1
Q4
B
C4
Da
V rec
Dd
L0
Vin
A
Ls
Cg
Llk
C0
R0
Q3
D3 C3
Q2
D2
T
C2
Dc
Db
图3
变压器原边加二极管箝位电路
2.次级加有源箝位的 FB-ZVS-PWM 变换器