计算机组织与结构复习参考题

计算机组织与结构复习参考题1
一、选择题
1.中央处理器（CPU）是指___。

A．运算器B．控制器
C．运算器和控制器D．运算器、控制器和主存储器
2.假定对字符码ll00101做偶校验，没有数据错误，来用做偶校验的字符码是
___。

A．ll001011 B．1ll00101 C．0ll00101 D．ll00l0l0
3.补码运算的特点是符号位___。

A．与数值位分别进行运算B．与数值位一起参与运算
C．要舍去D．表示溢出
4.EPROM是指______。

A.只读存储器
B.读写存储器
C.闪速存储器
D.光擦除可编程只读存储器
5.常用的虚拟存储系统由______两级存储器组成，其中辅存是大容量的磁表面
存储器。

A.cache—主存
B.主存—辅存
C.cache—辅存
D.通用寄存器—主存
6.关于浮点数加、减法，以下论述正确的是___。

A．对阶时较小的数进行左移
B．对阶时较小的数进行右移
C．对阶时大阶向小阶对齐左移
D．对阶时小阶向大阶对齐右移
7.假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的
内容分别是300和400，则什么方式下访问到的操作数为200 。

A. 直接寻址200
B. 寄存器间接寻址(R)
C. 存储器间接寻址(200)
D. 寄存器寻址R
8.有关逻辑左移中，说法正确的是___ 。

A．数据左移1位，最低位用0补充
B．数据左移1位，最低位用1补充
C．数据左移1位，最高位用原最低位补充
D．数据左移1位，最高位用原最高位补充
9.某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范
围是______
A. 0～64K
B. 0～64KB
C. 0～32K
D. 0～32kB
10.为确定下一条微指令的地址，通常采用断定方式，其基本思想是______。

A.用程序计数器PC来产生后继微指令地址
B.用微程序计数器μPC来产生后继微指令地址
C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控
制产生后继微指令地址
D.通过指令中指定一个专门字段来控制产生后继微指令地址
11.在流水机器中，控制相关是指___。

A．由转移指令引起的相关 B．先写后读
C．资源使用冲突 D．先读后写
12.若存储周期250ns，每次读出32位，则该存储器的数据传送率为。

A. 8×106字节/秒
B. 8M字节/秒
C.16×106字节/秒
D. 16M字节/秒
13.在一个串行传输系统中，每秒钟可传输80个数据帧，每个数据帧包含1个
起始位、8个数据位和2个结束位，其波特率为 ________，
A. 880B/S
B. 640B/S
C. 880b/S
D. 1640b/S
14.阵列并行处理机主要实现的是。

A．取指级并行 B．译码级并行
C．执行级并行 D．指令内操作步骤并行
15.总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送
的______通道。

A．高速 B．专有 C．特殊 D．公共
二、判断题（正确的在题后括号内划“√”，错误的划“Χ”。

）
1.在机器数中，零的原码表示形式是唯一的（）。

2.Cache存储器是为解决主存速度满足不了要求发展出来的（）。

3.高位多体交叉编址方式:连续地址公布在相同的模块内，而同一模块内的地
址都是连续的（）。

4.使编码具有检错和纠错能力的代价是增加了冗余位，比如CRC码（）。

5.双符号位补码运算的结果符号位为01，则运算结果负溢出（）。

6.微程序存放在主存储器中，微地址存放在程序寄存器PC中（）。

7.水平型微指令的直接表示法比编码表示法执行速度快（）。

8.利用流水技术容易有效减少每一条指令的执行时间（）。

9.Tomasulo算法能解决数据相关性和控制相关性（）。

10.标量流水线方式计算机不能对向量数组进行运算（）。

三、已知X=（—1101）
2 , Y=（+0011）
2
, 用补码一位乘法（Booth算法）
计算[X*Y]补。

2.若操作码采用固定长度编码，需要多少位？其后继产品需要增加10条指
令，并与原来指令保持兼容，操作码应该扩展到多少位？后10条指令应
怎样编码？
六、设一个具有26位地址和16位字长的主存储器，用8M×8位的存储芯片构成。

地址线A，数据线D，读写控制信号端WE，CE为片选控制端，MREQ为CPU 的访存请求信号端。

1.该主存储器能存储多少字节信息？
2.该主存储器需要由多少个8 M×8位存储器芯片构成？
3.需要多少位地址作为芯片选择？
4.完整画出用8 M×8位存储器芯片构成主存储器的逻辑示意图。

用存储器芯片构成主存储器的逻辑示意图
七、（9分）某单总线结构计算机的数据通路如图下所示，读存储器数据到寄存器的指令为 LOAD R1 ，mem (其中mem为内存地址)，1.请写出该指令操作在各个机器周期所需的控制信号。

2.写出微指令的格式，说明每段代表的含义。

单总线结构计算机的数据通路示意图
八、在一个无序执行按序写回的超标量指令流水线中，如下图所示。

将指令的执行过程分为取指、译码、执行、写回四个阶段。

取指、译码、写回只需1个机器周期完成。

加法器完成执行需要2个机器周期，乘法器完成执行需要3个机器周期，给定地址mem1和mem2的访存操作需要1个机器周期。

具有相关专用通路。

现有如下6条指令序列：
LOAD R1，mem1 ；I1 M（mem1）存储单元的内容送入R1
ADD R2，R2，R1 ；I2
ADD R3，R3，R4 ；I3
MULT R4，R4，R5 ；I4
LOAD R6，mem2 ；I5
MULT R6，R6，R7 ；I6
1.指出指令序列中的写后读RAW，读后写WAR，写后写WAW数据相关性；
2.画出无序执行按序写回的超标量指令流水线时空图。

超标量指令流水线模型结构
计算机组织与结构复习参考题2
一、选择题（每题1分，共20分）
1.完整的计算机系统是由___组成的。

A．主机与外设B．CPU与存储器
C．ALU与控制器D．硬件系统与软件系统
2.下列数中最小的数为___ 。

A．101001BCD B．528C．1010012D．23316
3.若采用双符号位，则发生负向溢出的特征是：双符号位为___。

A、00
B、01
C、10
D、11
4.统计计算机性能测试结果有多种方法，其中___最接近CPU的实际性能。

A. 算术性能平均值
B. 几何性能平均值
C. 调和性能平均值
D. 峰值性能指标
5.有关算术右移中，说法正确的是___。

A．数据右移1位，最高位用0补充
B．数据右移1位，最高位用1补充
C．数据右移1位，最高位用原最低位补充
D．数据右移1位，最高位用原最高位补充
6.关于浮点数加、减法，以下论述正确的是___。

A．对阶时较小的数进行左移
B．对阶时小阶向大阶对齐
C．对阶时大阶向小阶对齐
D．对阶时较大的数进行左移
7.寄存器间接寻址方式中，操作数处在___。

A．通用寄存器B．主存单元
C．程序计数器D．堆栈
8.堆栈指针SP的内容是___。

A．栈顶单元内容B．栈顶单元地址
C．栈底单元内容D．栈底单元地址
9.有关高速缓冲存储器Cache的说法，正确的是___。

A．CPU内外都可以设置Cache B．Cache只能在CPU以外C．若存在Cache，CPU就不能再访问内存D．Cache只能在CPU以内10.存储周期是指___。

A．存储器的读出时间
B．存储器的写入时间
C．存储器进行连续读和写操作所允许的最短时间间隔
D．存储器进行连续写操作所允许的最短时间间隔
11.PROM是指___。

A．随机读/写存储器B．只读存储器
C．可编程的只读存储器D．可擦可编程的只读存储器
12.有一个1K*8b存储器，采用单译码方式时需要译码器输入线为___条。

A．1024 B．10 C．32 D．64
13.程序员编写程序时使用的地址是___。

A．逻辑地址 B．有效地址 C．辅存实地址 D．主存地址
14.在CPU中跟踪指令后继地址的寄存器是___。

A．主存地址寄存器B．状态条件寄存器
C．指令寄存器D．程序计数器
15.在流水机器中，真相关是指___。

A．先读后写相关B．结构相关
C．先写后读相关D．有转移指令引起的相关
16.微程序控制器中，机器指令与微指令的关系是______。

A. 每一条机器指令由一条微指令来执行
B. 每一条机器指令由一段微指令编写的微程序来解释执行
C. 每一条机器指令组成的程序可由一条微指令来执行
D. 一条微指令由若干条机器指令组成
17.数据总线上的信息可以在两个方向上轮流传输信息的方式称为___。

A．单工B．全双工C．半双工D．不可能方式
18.主机、外设不能并行工作的方式是___。

A．程序查询方式B．中断方式C．DMA方式D．通道方式19.阵列计算机属于___结构的计算机。

A．SISDI B．SIMD C．MISD D．MIMD
20.在I/O设备采用统一编址方式下，下面哪一个说法是对的___。

A．一个具体地址只能对应输入/输出设备
B．一个具体地址只能对应内存单元
C．一个具体地址既可对应输入/输出设备又可对应内存单元
D．一个具体地址只对应输入/输出设备或者只对应内存单元
二、填空题（
1.评价存储器性能的基本要求是大容量、______和低价格。

2.十进制数据7的五位移码表示为________ 。

3.信息码1000110的奇校验编码是________，偶校验编码是________（设校验
位在最低位）。

4.在减法运算中，正数减去________，可能产生溢出，此时的溢出为________
溢出。

5.在一个单地址指令的计算机系统中有一个累加器，（20H）=30H，（30H）=40H，
执行指令 load #30H 后，累加器中的数值为________；执行指令 load （20H）后，累加器中的数值为________。

6.段页式虚拟存储器的内部地址表映像机构包含有段基址表、________表和
________表三部分。

7.寄存器直接寻址是操作数在________中，寄存器间接寻址是操作数在主存单
元中，通用寄存器中的内容作为操作数地址，所以指令执行的速度前者比后者________。

8.在一个32位总线中，时钟频率为20MHZ，总线数据的传输周期为5个时钟传
输4个字的数据块，总线数据的传输速率为_______。

五、有一个cache－主存存储层次，采用组相联映像。

主存共分4096个存储块，
Cache为64个存储块，每组包含4个存储块，每块由128个字节组成，访存地址为字节地址。

1．写出Cache地址位数和地址格式；
2．写出主存地址位数和地址格式；
3．画出主存－cache空间块的组相联映像对应关系示意图；
4．主存地址48AB9H映像到Cache的哪个字块？
六、用4M×8位的存储芯片构成一个64M×16位的主存储器。

地址线A，数据线D，读写控制信号端WE，CE为片选控制端，MREQ为CPU的访存请求信号端。

5.计算需要多少个4 M×8位存储器芯片。

6.存储器芯片的片内地址长度是多少位？
7.在下图中标明主存储器地址线和数据线各需要多少位？
8.完整画出用存储器芯片构成主存储器的逻辑示意图。

用存储器芯片构成主存储器的逻辑示意图
七、对于单总线CPU结构，指令控制流程如下图所示：
1．该指令系统总共有多少条微指令？
2．在指令控制流程图中每个方框的左上角标出微地址。

3．写出微指令的格式，说明每段代表的含义。

八、在一台计算机中，指令的执行分为取指IF、译码ID、执行EX、访存M 和写回WB五个阶段，每个阶段在一个机器周期只能接受一个新任务，取指阶段不受指令类型和相关性的影响。

具有前向传递专用数据通路，在前向传递专用数据通路不能解决数据相关问题时，这时可以在流水线中插入气泡。

对以下指令序列:
sub r2,r1,r3 /*s1*/
lw r4,20(r2) /*s2*/
and r2,r4,r5 /*s3*/
and r1,r6,r3 /*s4*/
画出有序执行有序写回的时空图，指出所需的执行时间。

这个数根据IEEE754标准规定的32位单精度浮点数的表示方法，写出(3.25)
10
的单精度浮点标准格式（写明解题过程）。

假设寄存器R中的数值为2000H，地址为2000H的存储器中存储的数据为3000H，地址为3000H的存储器中存储的数据为2200H，PC的值为4000H，以下寻址方式下访问到的指令操作数是什么？
1.寄存器间接寻址（R）；
2.存储器间接寻址 [2000H]；
3.立即数寻址 #2000H；
4.相对寻址 -1000H（PC）；
有一个cache－主存存储层次。

主存共分8个块，Cache为4个块，。

采用组相联映像，组内块数为2块，替换算法为近期最少使用法（ＬＲＵ）。

1.对于如下主存块地址流的访问顺序是：4、1、2、4、3、7、0、7、2、5 cache
初始时为空，请列出cache 中各块随时间的使用情况；
2.对于第1问，指出块失效又发生争用（即替换）的时刻；
3.对于第1问，求出此期间cache的命中率。

某单总线结构计算机的数据通路如图6-1所示，请写出指令
1．ADD R1，（R2 ）；M(R2)+(R1)=R1 在每个时钟周期内的控制信号。

2．微指令控制字段的编码顺序如图6-2所示，采用水平型直接表示法，写出T1和T3 周期微操作的控制字。

图6-1
图6-2
设有一台计算机的指令系统共有10条指令，他们的使用频率分别为：0.19, 0.12, 0.10, 0.13, 0.17, 0.03, 0.02, 0.15, 0.08, 0.01。

1. 用霍夫曼编码设计这10条指令的操作码，并计算操作码的平均长度；
2. 设计两种编码长度，且平均长度不超过
3.2位的等长扩展操作码，并计算操
作码平均长；
3. 若操作码为固定长度编码，需要多少位？其后继产品需要增加18条指令，
并与原来指令保持兼容，操作码应该扩展到多少位？
计算机组织与结构复习参考题3
一、选择填空
1.若十进制数为3
2.75，则相应的十六进制数为( )。

A 4.6
B 2.c
C 2.6
D 4.c
2.若x=+1011，则[x]补=( )。

A 01011
B 1011
C 0101
D 10101
3.某机器字长8位，含一位符号位，采用原码表示定点小数，则所能表示的非零最小正数为
( )。

A 2-9
B 2-8
C 1-2-7
D 2-7
4. 假定下列字符码中有奇偶校验位，但没有数据错误，来用偶校验的字符码是___。

A ll001011
B 11010110
C ll00000l
D ll00l00l
5.一般来讲，直接映像方式常用在( )。

A 小容量高速Cache
B 大容量高速Cache
C 小容量低速Cache
D 大容量低速Cache
6. 在CPU 中跟踪指令后继地址的寄存器是( )。

A 主存地址寄存器
B 程序计数器
C 指令寄存器
D 状态条件寄存器
7.采用存储器直接寻址方式，则操作数在( )中。

A 主存
B 寄存器
C 直接存取存储器
D 光盘
８．在下列存储器中，( )可以作为主存储器。

A 半导体SRAM 存储器
B EPROM
C PROM
D 半导体RAM 存储器
９．同步控制是___。

A 只适用于CPU 控制的方式 C 只适用于外围设备控制的方式
B 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式
１０．采用DMA方式传送数据时，每传送一个数据就要占用___的时间。

A一个指令周期 B一个机器周期 C一个存储周期 D一个总线周期
1．响应中断（3 ）
①可在任一时钟周期结束时
②可在任一工作周期结束时
③必须在一条指令执行完毕时
④必须在执行完当前程序段时
2．外部接口是（2 ）的逻辑部件
①CPU与系统总线之间
②系统总线与外部设备之间
③主存与外围设备之间
④运算器与外围设备之间
3．串行接口是指（ 2 ）
①接口与系统总线之间采取串行传送
②接口与外围设备之间采取串行传送
③接口与两侧采取串行传送
④接口内部只能串行传送
4．并行接口是指（2 ）
①接口与系统总线之间采取
②接口与外围设备之间采取并行传送
③系统总线采用并行传送
④接口采用中断方式
5．下列设备中，哪种适于通过DMA方式与主机进行信息交换（4）。

①键盘
②电传输入机
③针式打印机
④磁盘
6．中断屏蔽字的作用是（ 2 ）
①暂停外设对主存的访问
②暂停对某些中断的响应
③暂停对一切中断的响应
④暂停CPU对主存的访问
7．向量中断的向量地址是（3 ）
①通过软件查询产生
②由中断总服务程序统一产生
③由中断源硬件提供
④由处理程序直接查表获得
8．在打印机接口中，一般采用（1 ）
①中断方式
②ＤＭＡ方式
③通道方式
④ＩＯＰ方式
9．在磁盘中（4 ）
①只采取查询等待方式 ②只采取程序中断方式 ③只采取ＤＭＡ方式
④既有ＤＭＡ方式，也有中断方式
10． 在下列外存储器中，工作速度最快的是（ 3 ） （1）磁带 （2）软盘 （3）硬盘 （4）光盘
二、已知：x= 0.1011，y = - 0.0101，求 ：[ 21x]补，[ - x ]补，[4
1
y]补，[ - y ]补 ，[x - y ]补 ，
并说明 [x - y ]补 的结果是否溢出。

三、CPU 执行一段程序时，cache 完成存取的次数为1900次，主存完成存取的次数为100次，已知cache 存取周期为50ns ，主存存取周期为250ns ，求cache/主存系统的效率和平均访问时间。

四、由1K X 4位的动态RAM 芯片构成（芯片内是64×64
结构），
试解答如下问题：
（3）采用异步方式，如单元刷新间隔不超过2ms ，则刷新信号周期是多少？
（4）如采用集中式刷新方式，存储器刷新一遍最少用多少个读/写周期？
五、设有一个cache 的容量为2K 字，每个块为16字，求 (1) 该cache 可容纳多少个块？
(2) 如果主存的容量是256K 字，则有多少个块？ (3) 主存的地址有多少位？cache 地址有多少位？
(4) 在直接映象方式下，主存中的第i 块映象到cache 中哪一个块中？ (5) 进行地址映象时，主存储器的地址分成哪几段？各段分别有多少位？ 六、指令格式如下所示，OP 为操作码字段，试分析指令格式的特点。

15 10 7 4 3 0
计算机组织与结构复习参考题4
1.运算器的主要功能是进行_ __ 。

A、逻辑运算
B、算术运算
C、逻辑运算与算术运算
D、初等函数的运算
2.若定点整数64位，含1位符号位，补码表示，则所能表示的绝对值最大负数
为（）。

A、-264
B、-（264-1）
C、-263
D、-（263-1）
3.有关算术右移中，说法正确的是_ __。

A．数据右移1位，数据最高位用0补充
B．数据右移1位，数据最高位用原最低位补充
C．数据右移1位，数据最高位用符号位补充
D．数据右移1位，数据最高位用1补充
4.堆栈指针SP寄存器中的内容是_ __。

A．栈顶单元内容 B．栈顶单元地址
C．栈底单元内容 D．栈底单元地址
5.设形式地址为D，基址寄存器为X，变址寄存器为Y，（X）表示基址寄存器X
的内容，基址变址寻址方式的有效地址可表示为_ __。

A．EA=（X）+（Y）+D B．EA=（X+Y）+（D）
C．EA=（（X）+(Y)+D） D．EA=（（X+Y）+（D））
6.寄存器间接寻址方式中，操作数处在______中。

A.通用寄存器
B.主存单元
C.程序计数器
D.堆栈
7.存储周期是指__ _。

A．存储器的读出时间
B．存储器的写入时间
C．存储器进行连续读或写操作所允许的最短时间间隔
D．存储器进行连续写或写操作所需的最长时间间隔
8.在下列存储器中，_ __可以作为主存储器。

A.半导体SRAM存储器
B.EPROM
C.PROM
D.半导
体DRAM存储器
9.微程序控制器中，机器指令与微指令的关系是_ __。

A、每一条机器指令由一段微指令编写的微程序来解释执行
B、每一条机器指令由一条微指令来执行
C、每一条机器指令组成的程序可由一条微指令来执行
D、一条微指令由若干条机器指令组成
10.主存储器和CPU之间增加cache的目的是______。

A、扩大主存贮器的容量
B、解决CPU和主存之间的速度匹配问题
C、扩大CPU中通用寄存器的数量
D、既扩大主存的容量，又扩大CPU通用寄存器的数量
11.在流水机器中，控制相关是指_ __。

A、资源使用冲突
B、由转移指令引起的相关
C、先写后读
D、先读后写
12.系统总线中地址线的功能是______。

A、选择主存单元地址
B、选择进行信息传输的设备
C、选择外存地址
D、指定主存和I/O设备接口电路的地址
13.相联存贮器是按______进行寻址的存贮器。

A.地址指定方式
B.堆栈存取方式
C.内容指定方式
D.地址指定与堆
栈
14.下面描述的RISC机器基本概念中不正确的句子是______。

A.RISC机器不一定是流水CPU
B.RISC机器一定是流水CPU
C.RISC机器有复杂的指令系统
D.CPU配置很少的通用寄存器
15.主机、外设不能并行工作的方式是_ __。

A．程序查询方式 B．中断方式 C．DMA方式 D．通道方式
一、填空题
1.若[X]补=11010011，则X的十进制数真值是______。

用四位反码表示为。

2. (-4)
10
3.在一个32位总线中，时钟频率为20MHZ，总线数据的传输周期为5个时钟传
输4个字的数据块，总线数据的传输速率为_______。

4.微指令分成水平型微指令和垂直型微指令，________ 型微指令可同时执行
若干个微操作。

5.假定对字符码ll00101做偶校验，没有数据错误，偶校验的字符码
是。

6.存储器模块采用多体交叉编址方式:同一模块内的地址都是。

7.DMA技术的出现，可以通过DMA控制器使得___ ___ 与__
____之间可以进行直接访问。

8.在典型的PCI总线中“北桥”是指___ ___桥，“南桥”是指__ ___
桥。

二、计算题
1.假设X= - 0.1011，Y= 0.0111，采用双符号位法,计算X-Y=？同时指出是否
发生“溢出”？上溢出还是下溢出？
2.16K×8位(＝128×128×8位) DRAM芯片，设存储器的读/写周期为0.5µs，
CPU在1µs内至少要访问一次。

（1）若采用集中刷新，刷新周期最短是多长时间？
（2）若采用异步刷新，刷新周期是2 ms，每隔多长时间对芯片刷新一行？（3）
若采用分散式刷新，刷新周期是多长时间？
3.假设X=0.1011，Y=0.1101，用定点原码一位除法不恢复余数(加减交替法)的
方法，求X/Y的商和余数。

4.设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式
进行组织。

存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。

问顺序存储器和交叉存储器连续读出4个字所需的时间?
三、某计算机部分的指令助记符和指令格式如下图所示，设机器字长为8位，
rs代表源寄存器，rd代表目标寄存器。

（1）分析下面指令格式的特点；（2）
写出指令MOV R1,R3和 INC R3 的机器指令代码。

四、有一个cache－主存存储层次。

Cache为4个块。

采用组相联映像，组内块
数为2块，替换算法为近期最少使用法（LRU）。

1)如下表所示，主存块地址流的访问顺序是：4，1，2，4，3，7，0，0，4，7，
cache初始时为空，请列出cache 中各块随时间的使用情况；
2)指出访问主存块地址时cache失效又发生争用（即替换）的访问顺序；
3) 求出这段访问期间cache 的命中率。

五、 流水线结构分为4个段，即取指(IF)段、 译码(ID)段、执行
(EX)段和写回
(WE)段。

IF ，ID ，WE 段只需1个时钟周期完成。

EX 段有多个功能部件，其中LOAD/STORE 部件完成数据cache 访问，只需一个时钟周期；逻辑运算和减法运算完成需2个时钟周期，乘法运算需3个时钟周期，它们都已流水
化。

IE 段有内部数据定向传送，结果生成即可使用。

现有如下4条指令序列，
● I1 LAD R0，A ；M(A)->R0，M(A)是存储器单元 ● I2 SUB R1，R0 ； (R1) + (R0)->R0
● I3 SHR R0，R2 ；R0的内容逻辑右移R2次再送入R0 ● I4 MUL R2，R3 ；(R2)×(R3)->R2 （1）请写出指令流水线的时空图； （2）请写出指令的相关性。

假设某计算机的指令长度为20位，具有双操作数、单操作数和无操作数三类指令形式，每个操作数地址规定用6位表示。

（1）若操作码字段固定为8位，现已给出m 条双操作数指令，n 条无操作数指令。

在此情况下，这台计算机最多可以设计出多少条单操作数指令？
（2）当双操作数指令条数取最大值，且在此基础上单操作数指令条数也取最大值时，试计算这三类指令最大容许具有的指令条数各是多少？这三类操作数指令编码各是什么范围？
一种短浮点数的字长共16位（二进制），从高位到低位分别是：符号1位，阶码7位（包括符号位），尾数8位。

尾数用原码、小数表示，阶码用移码、整数表
示。

尾数和阶码的基值都是2。

有如下两个浮点数：A＝1.0001x22和B＝-0.11001x2-1。

(1)把这两个数分别表示成规格化浮点数形式。

(2)按照浮点数加法运算规则，计算这两个浮点数的和。

参考答案1
一、(15*2=30分) CDBDB BDACC ACCCD
二、（10*1=10分）Χ√√√ΧΧΧ√ΧΧ
三、（8分）
第二种方法好
四、（10分）
五、(10分)
产品再增加10条指令，要用5位编码，即10100—11101
六、（13分）解：
1.226*2=226*2=227B（2分）
2.需要存储器芯片：（2分）
3.需要3位地址作为芯片选择（2分）
4.存储器芯片构成主存储器的逻辑示意图如下：（7分）
七、（9分）解：（6分）
⏹T1:PCout ,MaRin,PC+1,Read
⏹T2:MDRout,IRin
⏹T3:IRout,MARin,read
⏹T4:MDRout,R1in
（3
控制字：每一位代表一位控制信息；BCF：确定转移条件；BAF：微指令下地址
八、（10分）
解：
I1 I2 RAW ；I3 I4 WAR ；I5 I6 WAW RAW （4分）
参考答案2
一、选择题（每题1分，共20分）
DACCD BBBAC CBADC BCABD
一、填空题（每空1分，共15分）
1.高速度
2.10111
3.10001100、10001101
4.负数、正
5.30H、30H
6.段、页
7.通用寄存器、快
8.64*106B/S
9.10001101 、A0A4A5A7
三、（6分）
四、（6分） 解：
1)1)(1()(*)()(1
)(4
6
3
3
3+++=+++==+=x x x x x x x V x B x V x x B
CRC 编码结果：1010011 五、（16分） 解：
1．（4分） CACHE 容量=64*128=16*4*128=213 Cache 地址格式：
19=26*215 主存地址格式：
1001=0100100 0101 01 0111001 映射到Cache 地址组号相同: 0101即 第五组的第01块至04块的任意一块,也就是映射到Cache 地址的第5*4=21块至5*4+04=24块的任意一块. 3．（4分）
六（13分）
5.解：
（4分）需要存储器芯片：
6.（2分）存储器芯片的地址长度为22位
7.（2分）主存储器的地址长度为26位，数据线为16位。

8.（5分）用存储器芯片构成主存储器的逻辑示意图如下：
七、（12分）
共有12条微指令（2分）
地址编码五位如图所示（6分）
BCF：确定转移条件；BAF：微指令下地址
需要9个机器周期
参考答案3
一、选择题
BACDA BADBC
二、
解： [ x ]补 = 0.1011 ， [ y ]补 = 1.1011
[
2
1x ]补 = 0.01011 ，[ - x ]补 = 1.0101 [ - y ]补 =0.0101 ，[ 41 y ]补 = 1.111011 [ x - y ]补 =[ x ]补 + [ - y ]补 =00.1011 +0 0.0101 = 01.0000 溢出 三
解： h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5
e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3% ta=tc/e=50ns/0.833=60ns。