数模混合集成电路设计技术研究

第二章数模混合电路设计方法的研究
数模混合粲戒电路瀚设计流程是院鞍复杂酌。

它不仅包括了单独的数字和模拟设计流程（分别尾予实瑷数字和模拟豹功魃模块）；在将数模电鼹混合时，也有其独立的设计流程去验证数模接口信号的正确性、数模混合后是否能继续正常工作，以及进行数模混台电路的物理设计等。

因此，数模混合集成电路的设计实际镪含蓿三襄耜强独立豹设诗流程瓣…。

本章采用了对比的方法，酋走讨论了数字邀路、模｛茎｝电路的设计滚瑗；最后详细讨论了数模混合电路的设计流程，并就数模混合电路仿真、数模混合物瑷设计等关键阀题避行了论述。

２．１设计抽缘层次
在数字电路和模拟电路设计中，基于设计和仿真的考虑，可将它们分别描述必不同的“鑫疆褥下”静撼象瑶次ｌ¨ｌ。

强２．｜帮图２－２掰示为数字和摸撅设计的抽象层次和“自顶瓤下”的抽象模型。

数字设计模拟设计
图２—１数字和模拟殴计抽象层次幽２－２“自顶而下”抽象模型
由图２－１和图２。

２可以看到，数字设计’的抽象层次分为：
●系统级（行为缀）：对系统进行功能描述，由顶滕功能模块组成，所有
戆凌能模块都必须提供完整静信号集及其时痔（功髓模块的矫特谯）。

这级抽象层次用于仿真验证系统或设计的熬本概念，从鼯建立具体结构实现的系统规范。

１１１寄存希传输缀（ＲＴＬ，ＲｅｇｉｓｔｅｒＴｒａｎｓｆｅｒＬｅｖｅｌ）：邋过寄存器、组合电路、
总线和控制瞧路等，黠电路功能邀行逻辑攒述。

逻辕播述有溺个瀑次的描述风格：纯逻辑描述和结构描述。

纯逻辑撼述遥应性强，但综合的随意性大，用在电路一般部位的设计；结构描述指定了电路结构，
６
～囡圈固回
一回圆图画
避免综合后的随意性，用猩电路关键部位的设计。

ＲＴＬ级的仿真用于
验｛歪设计的逻辫瓤对序。

●ｆ－ｊ缀：通过逆瓣门的结构化互连，臻遮设计的功能、对序和结构。

逻
辑行为模块实现布尔函数关系，如与非、或非、非、与、或和姆或等。

门级的抽象层次用于验证单个信号路径的时序。

●嚣关缀：臻述缀残逻辑电鼹茨鑫传管乏阉匏互连，瑟燕舞警裁建摸受
开关器件。

遮缀抽象层次用于验证关键信号路径爨精确的时序信息。

与数字没计相对成，模拟设计的抽象层次分为；
·萼亍为缀；描述设诗酶嚣凳瓣不关，玉具体静结褐实魏。

这缀擒象屡次蘑于仿真验证系统或设计的旗本概念，从而建立具体结构实现的系统规
范。

·功貔级：描述设诗鲍凌黪疆不关心箍体餐级的具体实现。

这缀接象层次对应于数字设计擒象层次中的ＲＴＬ级。

·原谣级：通过电阻、电容、电感和半母体元器件的电压电流行为以及互逑，描述电路的操作。

基于模拟电路和数字电路设计的“自顶搿下”的抽象艨次和抽象模烈，下面分别讨论模拟电路和数字电路的设计流程。

２．２攘按耄鼹没谤基本滚程
在模拟集成电路领域，模拟工程师可用的ＥＤＡ工具的功能和系统配套性远远落后于数字集成电路，设计过程中需要的人工干预远比数字电路频繁和熏要。

模拟电路鬻孀的设计瀛鞭熟鹜２．３鼹示。

·系统定义
模拟电路的系统设计要求侧重于电路参数的实现，因此系统工程师不仅要对整个系统和其子系统进行功能定义，而且还繇提出时序、功耗、面积、信噪毙等经能参数鳇莛基癸求。

·电鼹设计
模拟电路的综合目前尚无较为成熟可用的软件，所以大多模拟电路的设计还是由具有设计经验的工程师手工究成。

根据电路功能、设计的参数指标郛系统援范选簿会逶熬毫魏绦季奄：穰照缮稳采决定元器绛静组合；壤撵交、纛流参数决定晶体管工作偏置点和晶体管大小；依环境估计负载形态和负载值等。

●电路仿真
仿真怒不可缺少黪一步，设计工程耀根据傍＿舞结果对邀鼹的参数进纾壤整，赢到电路豹仿真结采能满足掰有静设计指标和动能要求，才进行下一步。

可孀参数扫描的方法微调ＭＯＳ管的宽长尺寸，以取得最佳的电路性能；通道直流
和交流分析来确定电路的直流和频率响应是否达到了设计要求；还可以通过蒙特卡罗分析和不同的工艺角参量（ＣｏｒｎｅｒＰａｒａｍｅｔｅｒｓ）来进行容差分析，估计芯片的成品率等。

例２－３模拟电路的发计流程
●版图实现
电路的设计及仿真决定电路的组成及相关参数，但并不能直接送往晶圆代工厂（Ｆｏｕｎｄｒｙ）进行制作。

设计工程师需提供集成电路的物理几何描述，把设计的电路转换为图形描述格式。

模拟集成电路通常是以全定制方法进行手工的版图设计，但可利用Ｆｏｕｎｄｒｙ提供的包含一系列参数可定制基本单元（Ｐｃｅｌｌ，ＰａｒａｍｅｔｅｒｉｚｅｄＣｅｌｌ）的ＰＤＫ（ＰｒｏｃｅｓｓＤｅｓｉｇｎＫｉｔ），保证绘制版图的质量，缩短模拟电路版图设计实现的周期。

在设计过程中需要考虑设计规则、匹配性、噪声、串扰、寄生效应、闩锁效应等对电路性能和可制造性的影响。

●物理验证
物理验证阶段进行设计规则检查（ＤＲＣ，ＤｅｓｉｇｎＲｕｌｅＣｈｅｅｋ）和版图电路图一致性检查（ＬＶＳ，ＬａｙｏｕｔＶｅｒｓｕｓＳｃｈｅｍａｔｉｃ）。

设计规则检查用于保证版图在工艺上的可实现性。

它以给定的设计规则为标准，对最小线宽、最小图形间距、孔尺寸、栅和源漏区的最小交叠面积等工艺限制进行检查。

版图电路图一致性检查用来保证版图的设计与其电路设计的匹配。

ＬＶＳ工具对版图进行版图参数提取（ＬＰＥ）得到相应的电路图，并将此电路图与设计所依据的原电路网表进行比较，从而检查设计是否有错。

２．４数横混合电路设计流程
在将数模电路混合时也有其独立的流稷：数模混合电路的仿真和数模混合电路的物理设计。

图２．ｓ为业界ＥＤＡ工凝供应商Ｃａｄｅｎｃｅ公司提出的高级数模混合信号定制设计滤鼷ｆ嘲。

图２－５Ｃａｄｅｎｃｅ裹级数模混合嚣号定截设计流释
２．４．１数模混合电路仿真
根据数字电路和模拟电路抽象层次的划分，设计时希望数模混合电路的仿真能在各个相应层次上协同进行，并贯穿整个数模混合电路“自顶而下”的设计全过程。

龆前述数字墩踌和模拟电路基本设计流程，数字电路在系统级、寄存器健竣缀、门级淤及羹＝关缓（螽锌管级）稔季囊象层次上都突瑷了裙应夔接冀验证；德是对于模拟集成魄路，其设计方法学军珏设计工具的功潍及系统配套性都远遮滞后于数字集成电路，模拟电路的仿囊验证主要还是在电路级（原语级）的抽象滕次上进行。

数模混合电路目前的主袋验证方案是对数字电路部分和模拟电路部分分别进行不嗣抽象层次的仿真，聚用同步和信号转换机制实现两种仿真方茂瓣秘调。

数模懑会瞧鼹傍囊瓣整俸遮度鞠精度取决予傍囊丽壤中镬震静模摈傍寞器¨”。

２．４．１．１数模混合电路仿真元索
数模混合仿真环境需骤处理模拟仿真、数字仿真以及两者的接口部分。

目前，大多数的数模混合傍爨环境是把数字傍嶷嚣和模拟仿真器熬合在一起。

圈２－６灏透专为数攘混台售号泡路傍卖元素懿筵零示意摇蚕。

数字镑囊器窝模数莹真器分剃作为独立的进程运行，数字、模拟傍真器之闽的数撼传输通过一个主控进程控制。

数字电路部分处理的是离散信母，在仿真时只需骚跟踪电路中状态的改变，采用事件驱动的模拟方式进行仿旗。

模拟电路部分处理的是连续信号，在仿真时必须采用很小的时间步长。

所以主控进程需要解决模拟与数字仿
ｓｔａｎｄａｒｄ１．３。

Ｓｐｅｃｔｒｅ够ＨＤＬ、ＨＤＬ·Ａ和Ｄｉａｂｌｏ等鄹憝黧它不同的公司
为描述模拟混合信姆设计定义的语言。

·结果显示：数模混合信号设计由模拟和数字电路组成，因此仿真环境艨当提供乔面友好的结果分析能力，镪括模拟和数字波形显示以及快
邃翻爨爱力。

嚣２－７ＣａｄｅｎｃｅＶｉｒｔｕｏｓｏ数横滗翕继母绩囊平台
２．４．１．３数模混合电路仿真流穰
图２．８是在多数仿真环境中应用的数模混合信号仿真流程。

从图中可以看到数模瀛☆信号电路仿真的步骤如下：
·设诗竣入：竣入数譬噻鼹积模瓠窀鼹瓣嚣瓷缀箍透或畿魄鼯鹜。

●逡耩仿真选顼：数模混合信号仿真环城中用戮的仿真器提供大量的选
项，需要为设计要求的配置选择相成的选项。

●增加接口元件：接口元件和数字部分的输入或输出端口肖关，在模拟
和数字域之间转换信号。

数字输入端阴意味从模拟域到数字域的信号
转换，露数字辕爨糍霹意味驮数字城到壤投域靛信号转羧。

●慈立溅试蠹量：按爨数搂混台售每滚游设诗要求建立淘爨，模整部分
测试输入通过电压源提供，而数字部分测试输入用Ｖｅｒｉｌｏｇ建立。

●选择分析类型：必须为设计选择适当的分析类型。

大多数数模混合信
号仿真环境整合了如下仿真类型：瞬态分析、交流分析、点流分析、
噪声分析、周期性交流分析、周期性噪声分析和周期设功能转换分板
嚣。

·建立网表：在韭界的一些谤真环境串，闲表能在仿真翡蠢动生成并查糟。

●遥行仿真：仿真环境运行建立的测试向恳并选择合适的仿真选项，对
设计进行仿真验证。

●分析结果：检焱分析输出波形和报告文件，以确定熄否满足设计功能。

图２—８数横混合电路仿真流程
２．４。

２数撰漉会毫爨鳃貔溪竣诗
模拟电路通常是以金定制方法进行手工的版图设计，而数字电路版图通常是通过自动布局布线实溉。

因此数模混合电路的物理设计：需要将全定制实现的模拟电路版图作为数字电路的一个模块（ＡｎａｌｏｇＢｌｏｃｋ），并提取出相应的镌理信惑，经数字嚣溃王凝在布届毒绫葬亨能正确懿放置模叛魄路模块黧遥接数攘接口连线；同时在数字电路的Ｖｅｒｉｌｏｇ门级网表中添加对模拟电路模块的定义和接口的连接关系；最后按数字电路的后端流程，完成整个数模混合电路的版图设计并进行ＤＲＣ／ＬＶＳ瓣貔理检查，鼓保证叛强鹳物理实瑷与毫路设诗瓣一致性。

在进行数模混合电路的物理设计时，通常瓣对模拟电路模块的布局作如下考虑：
·模羧模块逶鬻敖嚣在数搂滋会芯冀静逸残逮焦上；
·模拟模块放置的位置应与其输入输出的筲脚位置相近，以使连线最短；
·模拟模块如果产生较大的噪声，在版图上用多层保护环与外界隔离，露辩在放置模块瓣，应远裘葱片上的其它敏感电路。

露襻，如鬃模数模块是比较敏感的电路，放滋时应使其邋离其它的曝声源；
·如槊模拟模块的功耗比较大，考虑将该模块放置在电源附近；
·放鬣模拟模块，廨使得剩余的基本单元区域为矩形或者尽可能土呶接近矩形，跌避免产生多逮形或器长熬、窜豹标准单元蒎域，否剩会影穗面积的利用率和芯片的布邋率；
·避免放置的模拟模块影响到激键路径的淹线。

其孛：震稳楚每方的宅隧，Ｐ＝１／（ｑｌＫ．Ｎ。

）楚壤辍率，载流子的浓度。

因此，总电限为
Ｒ：三加
形
其中：Ｌ是电阻的长度，Ｗ是电阻的宽度。

ｔ是导簿鹣簿发，磁是
（３．１１）
图３一１０集成电阻的典型布局
在集成电路中遇到的常见的电阻率一般很小，例如，多晶硅电阻的典型电阻率约为２０ｎ，。

为了得到中等阻值的电阻，一般使用如图３一１０所示的蛇形蠢弱。

计雾这耱结构魏电阻辩，盛缳考疼到弯藏酃分襄寒螟愆接皴。

镶热，接魅结誊每为０．１４方【∞１，每个攒弩怒为２。

１１方［２”。

对予所示的这个缮构，每条毫阻为１０方，总共为７０方，接触连接处为Ｏ．２８方，６个拐弯处为１２．６６方。

这样，总共是８２．９４方。

如果电黻的电阻率为２０ｔ２／Ｄ，那么总电阻为
Ｒ＝８２．９４Ｄｘ２０Ｑ，口≈１．６５９≈ｎ（３－１２）对于这个值，由于连接弓Ｉ超的大约每个连接她２０Ｑ豹附加阻抗斑被加上，缮翼爨秀ｌ＋７０ｋＤ兹慧毫阻。

当需瑟嚣常精确的电阻磁攀，虽篦率可懿褥熬数值来表达时，侧船设计中ＲＣ振荡电路的电压参考电路，就可以用类似图３－１ｌＲＣ振荡电路版图中的电阻布局结构。

电阻由几个低电阻举金属连接末端的接触，这种方法抵消了电阻之间连接阻抗引起的误差。

如果魄阻宽度相对宽，这种结构会得到捆同电阻大约
０。

１％戆疆酝精度【２玺。

戴多｝，熬令毫疆毒弱还用掰个霪掇逛疆寒廷酝边赛蘩｛孛。

髑３－ｌｌＲＣ振荡电路舨翻
３．３．６ＲＣ搬荡电路的芯片测试
多±炉ＡＳＩＣ蕊片Ａ０２０１Ｄ已经遴久援摸豢产除段，嚣戴焱溅试援上薅蕊片进行了批量的测试与分析。

图３．１２２５℃下振荡频率的分稚图阁３。

１３８５℃下振荡频率的分布网
淡３－ｌ溅试结粱静统计数据
平均周期平均频率周期标墩差总体误差
（ｕｓ）（Ｈｚ）＜ｕｓ）（％）
计算值９７６．５１０２４ＯＯ２５℃测量值９６４１０３７２１．６３．６
８５℃溅量篷９８９ｌ蠡｜ｌｌＳ。

８３。

ｌ
随机抽取了约５００块芯片在上海风岭进行了测试，其振荡频率的测试结果凳整３．１２、銎３．１３鞠表３．１。

图串横嫩标是溺试芯片静编号，级坐标是掇荡周期（单位为秒）。

从袭３．１中可以看到，采用比较器结构的ＲＣ振荡器的平均频
３．４。

４主毫复餐滚臻ＰＯＲ魏藏黧突溪
图３．２４上电复位电路版嘲
上电复位电路的版图采用ＡＣＳＭＣ３ｕｍ，一臌鑫属Ｎ衬底Ｐ阱锅栅ＣＭＯＳ工艺进行全定制设计，最终的版图如图３．２４所示。

３。

５多士炉专瓣控期芯冀耱实溪
３．５．１数字毫鼹的全定制设计
由前述的ｉ藩片结构框图，多士炉ＡＳＩＣ芯片Ａ０２０１Ｄ的数字模块由分频（ＦｒｅｑｕｅｎｃｙＤｉｖｉｄｅｒ）和控制（Ｃｏｎｔｒｏｌｌｅｒ）两个模块组成。

因此憨个数字部分主要分为两个数据通道：ＲＣＯｓｃｉｌｌａｔｏｒ产生的时钟ＲＣ通过ＦｒｅｑｕｅｎｃｙＤｉｖｉｄｅｒ数字模块，羧爨ＣＴＲＬ信号；ＤＥＦＲＥＥＺＥ窝ＷＡＲＭ薅号通过Ｃｏｎｔｒｏｌｌｅｒ数字模块，输毫ＸＲ、ＸＣ、ＤＥＦＲＥＥＺＥ鞠ＷＡＲＭ信号。

分频（ＦｒｅｑｕｅｎｃｙＤｉｖｉｄｅｒ）功能模块由：２珏分频电路、一个３分频和一个５分频电路组成。

因而模块对ＲＣＯｓｃｉｌｌａｔｏｒ产生的时钟ＲＣ总共进行６１４４０分频，再经由一缀合电路输出ＣＴＲＬ信号。

在典型ＲＣ时钟１０２４Ｈｚ频率下，ＣＴＲＬ信号上电为离电平“１”正常工髂，延时３０ｓ降为低电平“０”，蕊片工作结束。

控裁＜Ｃｏｎｔｒｏｌｌｅｒ）珐戆模块又由嚣臻数援逶瀵缀成：ＤＥＦＲＥＥＺＥ嚣ＷＡＲＭ各一路，并且结构完全对称。

镶一路数据通道的主簧组成部分有；磁个串接酶Ｄ触发器和一个组合电路。

串接的Ｄ触发器取分频（ＦｒｅｑｕｅｎｃｙＤｉｖｉｄｅｒ）功能模块中２４分频的ＲＣ作为采样时钟，这里所取的分频数决定了ＤＥＦＲＥＥＺＥ和ＷＡＲＭ按键黝灵敏度。

对应于系统ＳＰＥＣ允许的躐小电阻网络和电容网络值，按键灵敏度最懑，约在２５ｍｓ～３５ｍｓ量缀。

组合毫路实现了ＸＲ、ＸＣ、ＤＥＦＲＥＥＺＥ和ＷＡＲＭ蕊譬的输遗，著盈有反馈信号返回ＤＥＦＲＥＥＺＥ、ＷＡＲＭ输入楚豹维合电路，实现按键的互锁，即强ＤＥＦＲＥＥＺＥ、ＷＡＲＭ键按下后，褥相应按下ＷＡＲＭ、ＤＥＦＲＥＥＺＥ键，按键将不起作用。

３．５．３多士炉专用控制芯片的版图实现
图３—２７多士炉ＡＳＩＣ芯片Ａ０２０１Ｄ版图
多士炉ＡＳＩＣ芯片Ａ０２０１Ｄ的数字电路版图和模拟电路一样采用ＡＣＳＭＣ３ｉ．ｔｍ，一层金属Ｎ衬底Ｐ阱铝栅ＣＭＯＳ工艺进行全定制设计。

整个数模混合芯片的最终版图如图３．２７所示。