第六章 中央控制器 一、 中央控制器的功能和组成

微操作序列。其中，“操作”是指功能部件级的动作，微操作是指 令序列中最基本的、不可再分割的动作。
A Aout Bin B
本书中使用的RTL的规则如下：
1)用( )表示读取寄存器或主存地址的内容，如（PC）表示PC寄存 器中的内容； 2)用[ ]表示主存单元地址或寄存器堆中寄存器的编号，则M[Addr] 表示地址为Addr的主存单元，R[x]表示编号为x的寄存器堆中的寄 存器；(M[Addr])和(R[x])分别表示读取地址为Addr的主存单元的 内容和编号为x的寄存器堆中的寄存器的内容； 3)用“AB”表示数据传送，其中B为数据源，A为目的端；
(2)指令寄存器IR
•保存当前正执行的指令 •指令的操作码字段和寻址方式送译码
(3)指令译码器ID
•对指令的OP字段和寻址方式译码，指出指令的操作方式 •译码的结果是找到与该指令相关的微程序的入口
(4)操作控制器OC
•产生指令执行过程中所需要的控制信号
•实现指令的操作控制功能
(5)时序产生器
存器中的内容；
用[
]表示主存单元地址或寄存器堆中寄存器的编号，则
M[Addr]表示地址为Addr的主存单元，R[x]表示寄存器堆中编 号为x的寄存器；(M[Addr])和(R[x])分别表示读取地址为Addr 的主存单元的内容和寄存器堆中编号为x的寄存器的内容；
用“AB”表示数据传送，其中B为数据源，A为目的端；
启停控制逻辑 T10 T20 T30 T40 RD0 WE0
•环行脉冲发生器 产生一组有序的脉冲序列，以便通过 译码产生最后需要的节拍脉冲 •节拍脉冲和读写时序译码逻辑 产生计算机所需要的节拍脉冲和 读写时序
节拍脉冲和读写时序译码逻辑
环行脉冲发生器
•启停控制逻辑(对时序控制器的启/停) 保证节拍的完整性
(1)指令流程图：描述指令处理过程中使用的部件和需要的操作
•LAD R0 ，(80)指令流程图
•ADD R0 ，（81）指令流程图1
M1
M2 M3
M4
•ADD R0 ，（81）指令流程图2
M M
M
•ADD R0 ，（81）指令流程图3
M
M
•JO 75 指令流程图
M1
M2
可见,转移指令的目标地址不一定会送到PC中,关键是看是否转移成功!
(4)指令周期时间
由于不同的指令功能不同、同一功能指令的寻址方式不同， 所以取指和执行指令的时间也不相同，因此，不同指令的
指令周期时间不相同。
(5)几个与指令周期有关的时间概念 •CPU周期: 又称机器周期,指CPU从内存中取出一个机器字所 需要的最短时间,通常由若干个时钟周期组成. •时钟周期: 又称T周期,是计算机的节拍周期,是计算机中处理
R20 , G , Yi R00 , G , Xi
Yclear
+ , G , R0i
数据通路的基本概念： 取指CPU周期用到两条数据通路： PC → AR → MEM → DR → IR 取指令送指令寄存器IR； PC → X → ALU → PC 修改PC的值，为取下一条指令做准备。
5) 控制方式--- 讨论指令时间分配问题
二、控制器的控制原理 1、控制器的组织
在控制器的控制下，指令 的执行过程如下： • AR PC 且修改PC
• DR (M[AR] )
•
IR DR
•ID (IROP ) •产生指令执行过程中的控 制信号，并对这些信号同步
2、指令周期
1)指令周期的基本概念 (1)CPU如何区分存放在内存中的数据和指令？ 通过指令周期的不同阶段来区分 (2)指令周期 取出一条指令并执行一条指令所需要的时间 (3)指令周期由两部分时间构成
第六章
中央控制器**
一、 中央控制器的功能和组成
1、中央控制器的功能
• 指令控制：即顺序控制，保证机器按照程序规定的顺序 执行指 令。
•控制操作：产生每条指令执行所需要的各种控制信号，
并送相应部件产生相应动作。 •Байду номын сангаас间控制： 同步不同操作 •异常和中断处理
2、控制器的基本组成
(1)程序计数器PC •给出并指示下一条指令的地址 •完成顺序控制的功能 •内容在取指完成后即可改变 •转移指令直接修改PC值
• C2的跳变点在C4=0时的 时C2=C1;当C4=1 ,在 处被清零 •C3的跳变点在C4=0时的 时C3=C2;当C4=1 ,在 处被清零
(1)C1-C4都包含4个时钟信号,但是不同C的占空比不同;(3:1/2:2/1:3/1:3) (2)要得到4个等间隔的节拍电位,需要对C进行变换:
R/W = R / Yclear, +1,G,PCi (R0)+(R2) R0 PC0 , G, ARi/PC0, G , Xi
AR (PC) X (PC) PC ALU
+1
DR(M[AR])
IR(DR)
DR0,G,IRi Y(R[2]) X(R[0]) R0 (R[0])+(R[2])
•STA （R1） ， R0 指令流程图
M1
M2
( )
3）指令的控制命令序列分析 • LAD R0, (80)
PCBUS , LDAR
RD ,LDDR PC+1 DRBUS,LDIR IRBUS,LDAR RD， LDDR DRBUS BUSbus LDR0
•ADD R0, (81)
T1=C1C2 T2=C2C3 T3=C1 T4=C4
T1=C1C2
T2=C2C3
T3=C1
T4=C4
(1)一个CPU周期4个T (2)一个T周期一个时钟脉冲
典型的三级时序体制
(1)一个指令周期包含若干个CPU周期
(2)一个CPU周期或一个主状态周期包含4个T；(CPU周期和T都是节拍)
CPU周期
CPU周期
指令周期
•主状态周期
反映某个状态周期的持续时间(如取指周期的时间)，通常用触发器的状态持续时
间表示。一个主状态周期包含若干个节拍电位。 •节拍电位 对应CPU周期中的一个T周期，包含1个或多个节拍脉冲 •节拍脉冲 指的是节拍电位内的控制脉冲.
2、时序信号产生器件
•时钟源
为环行脉冲发生器提供频率稳定的 方波时钟脉冲
操作最基本的时间单位.
(6) 指令周期、CPU周期、时钟周期三者之间的关系
T1
T2
T3
T4
T1
T2
T3
T4
CPU周期
CPU周期
指令周期
2)指令周期不同阶段应该完成的任务 (1)取指阶段完成的任务: a.从内存中取出一条指令 b.对程序计算器PC的内容加”1”，形成后续地址 c.将指令的OP字段送指令译码器进行译码 (2)执行阶段的任务
a)一种情况是，机器周期的时钟周期长度固定，但是每条指令
的机器周期数不固定。即CPU周期长度固定,CPU周期数不固定 b)另一种情况是大部分指令安排在固定的机器周期中，对于难以 确定操作时间的以执行部件的“应答”作为操作结束的信号。
三、时序产生器
T1
T2
T3
T4
T1
T2
T3
T4
CPU周期
CPU周期
•STA (R1) , R0
PCBUS , LDAR
RD ,LDDR
PC+1
DRBUS,LDIR
R1L L bus bus BUS, LDAR R0L L bus bus BUS BUS DR, LDDR
WR
4）应用举例
例1 如图所示的为双总线结构机器的数据通路，IR为指令寄存 器，PC为程序计数器(具有自动增加功能)，M为主存(受R/W控 制)，AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减 控制信号决定需要完成何种操作，控制信号G控制的是一个门 电路，另外，线上标注有控制信号，例如yi表示y寄存器的输入 控制信号，R10表示寄存器R1的输出控制信号，未标字符的线 为直通线，不受控制。 (1)ADD R2 ，R0 指令完成 R0 (R0)+(R2) 的功能操作，画出 其指令周期流程图，假设该指令的地址已经放入PC，并列出相
PCBUS , LDAR
RD ,LDDR PC+1
DRBUS,LDIR R0L LDLA
IRBUS, LDAR RD、LDDR
DRBUS ,BUSbus
bus L, LDLB + 、LDR0
•JO 75
PCBUS , LDAR RD ,LDDR PC+1 DRBUS,LDIR
IRBUS , LDPC
指令周期 同步控制方式
T1 T2 T3 T4 T1 T2 T3 T4
CPU周期 CPU周期
任何情况下, 指令执行时所需要的机器周期数和时钟周期数都是固定不变的，即所
有指令的机器周期和时钟周期数相同
异步控制方式
T1 T2 T3 T4 T1 T2 T3 T4
CPU周期 CPU周期
指令周期
每条指令、每个操作需要多少时间就占用多少时间。即不同指令的 机器周期(CPU周期)长短不同，不同指令的机器周期数不同。 联合控制 同步控制与异步控制的结合。分两种情况：
(a)取操作数周期
形成操作数地址(与寻址方式有关)并取出操作数 (b)执行周期 按时间发出完成指令所需要的所有控制信号,控制控制信 息和数据信息的正确流动
一个指令周期至少包括两个机器周期(CPU周期)
3)指令的执行及控制 分析几条典型指令在上图所示CPU中的执行过程
寻 址 方 式
RTL语言简介
每条指令的执行过程可以分解为一组操作序列，进而分解为一组
6)控制器的基本设计方法
•分析CPU硬件组成与结构
•分析硬件控制信号的功能、 有效形式(电平或脉冲)
CP
二、控制器的控制原理 为了便于统一表示指令执行流程，采用寄存器描述语言RTL (Register Transfer Language)来表示指令执行过程中的操作， 规则如下：
用( )表示读取寄存器或主存地址的内容，如（PC）表示PC寄
应的微操作控制信号序列。
(2) SUB R1 ，R3 指令完成 R3 (R3)+(R1) 的操作，画出其指 令周期流程图，并列出相应的微操作控制信号序列。
IRi
PCi
ARi
R/W
R0i DRi
R3i
xi
+1
_
+ X G
ALU
IR PC AR
M
DR
R0 R1 R2 R3
Y
yi DRO R0O R3O Yclear
由于指令周期是由数量不等的CPU周期数组成，CPU周期的数 量反映了指令的复杂程度，即操作控制信号的多少。对于一个 CPU周期，也有操作控制信号的多少与先后问题。
(1) 控制不同操作序列时序信号的方法称为控制器的控制方式， 其实质反映了时序信号的定时。
(2)常用的控制方式： •同步控制 •异步控制 •联合控制
IRO
PCO
(R0)+(R2) R0
+1
AR( PC)
PC0 , G, ARi
DR( M[AR])
IR( DR)
R/W = R
DR0,G,IRi
Y (R[2]) X R0
R20 , G , Yi R00 , G , Xi
Yclear
R[0](R[0])+(R[2]) + , G , R0 i
时钟脉冲源
1）环行脉冲发生器与译码逻辑
•CPU发总清零信号，Q4=1，门 3开，当开始出现时其余Qi=0
•C4的跳变点在 处，且C4的值等于C3的值(找波形图中C4的变化). •C1的跳变点在C4=0时的 时C1=1;当C4=1 ,在 处被清零
1）环行脉冲发生器与译码逻辑
•CPU发总清零信号，Q4=1，门 3开，当开始出现时其余Qi=0
(3)一个T中包含4个时钟脉冲P
2)启/停控制逻辑的工作原理
•只要通电，就会产生T1 ~
T40 ，但不能使用。 启/停
0
0
T4
控制控制T1~ T4 。 •启动/停止只有在T40 即 T40才能对T1~T4有效 •当启动有效后的第二个 T10 ~ T40序列才会产生T1~ T4。 •停止信号不会对当前的 T1 ~ T4序列有效，对下一个 序列的T1~ T4有效
•对操作控制信号进行同步 •实现控制器的时间控制功能
6)控制器的基本设计方法
•分析CPU硬件组成与结构 •分析硬件控制信号的功能、 有效形式(电平或脉冲) •分析指令在CPU硬件环境下 的执行流程 •分析指令流程所需要的控制 信号 •对上述控制信号优化、同步 (指令周期划分)
•将优化和同步后的控制信号 以微指令的形式存放在CM中 •将CM的输出与被控对象连接
指令周期
1、计算机 采用的多级时序体制
(1)微程序控制器设计的计算机的多级时序体制是电位—脉冲制
电位对应CPU时间，脉冲对应时钟周期(数据在寄存器间的传送)
(2)采用硬连布线逻辑(门电路+触发器组成)的计算机多级时序体制是
主状态周期- 节拍电位-节拍脉冲三级时序体制
T1
T2
T3
T4
T1
T2
T3
T4