001 背景 三维集成封装中的TSV互连工艺研究进展_吴向东.caj

收稿日期：2012-06-28
三维集成封装中的TSV 互连工艺研究进展
吴向东
（中国电子科技集团公司第43研究所，合肥 230088）
摘　要：为顺应摩尔定律的增长趋势，芯片技术已来到超越“摩尔定律”的三维集成时代。

电子系统进一步小型化和性能提高，越来越需要使用三维集成方案，在此需求推动下，穿透硅通孔（TSV ）互连技术应运而生，成为三维集成和晶圆级封装的关键技术之一。

TSV 集成与传统组装方式相比较，具有独特的优势，如减少互连长度、提高电性能并为异质集成提供了更宽的选择范围。

三维集成技术可使诸如RF 器件、存储器、逻辑器件和MEMS 等难以兼容的多个系列元器件集成到一个系统里面。

文章结合近两年的国外文献，总结了用于三维集成封装的TSV 的互连技术和工艺，探讨了其未来发展方向。

关键词：互连；三维集成；硅通孔
中图分类号：TN305.94 文献标识码：A 文章编号：1681-1070（2012）09-0001-05
Research Status of Through-Silicon Via Interconnection for 3D Integration Technology
WU Xiang-dong
（China Electronics Technology Group Corporation No .43 Research Institute , Hefei 230088, China ）Abstract: To meet the growing trend of Moore’s Law, chip technology has come “More than Moore” era of 3D integration. Further miniaturization of electronic systems and performance, 3D integration solution is needed more and more. As for the demand-driven, the through-silicon vias （TSV ）interconnect technology emerged as the three-dimensional integration and it is one of key techniques for 3D integration and wafer-level packaging. TSV integration is compared with raditional assembly methods, there are several advantages to adopt this technology. The main ones are: reduction of interconnects length, electrical performance improvement induced and wider range of possibilities for heterogeneous integration. 3D integration would then allow to build systems including several families of components usually hardly compatible, like RF devices, memory, logic and MEMS. In this paper, nearly two years of foreign literature about 3D-TSV integrated interconnect technology and processes are summarized, the future trend of technology is discussed.Key words: interconnection; 3D integration; TSV
1 引言
半导体技术的飞速发展，来自对IC 性能要求不断提高的需求驱动，如功能增强、尺寸减小、耗电量与成本降低等。

电子系统进一步小型化和性能提
高，越来越需要使用三维集成方案，硅通孔（TSV ）
是三维集成电路中堆叠芯片实现互连的一种新技术解决方案。

它是一种系统级架构的新方法，内部含有多个平面器件层的叠层，并经由TSV 在垂直方向实现相互连接。

如图1所示。

采用这种方式可以大幅缩小芯片尺寸，提高芯片的晶体管密度，改善层间
第12卷第9期电　子　与　封　装
电气互连性能，提升芯片运行速度，降低芯片的功耗、设计难度和成本。

TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。

与以往IC封装键合和使用凸点的叠加技术不同，TSV 能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能。

它也被称为继键合、TAB和倒装焊之后的第四代封装技术。

目前成为电子封装技术中最引人注目的一种技术。

以TSV互连技术为核心的三维集成技术主要影响的是芯片之间的互连结构，因此这种技术主要减小的是芯片间互连需用的电路板面积。

该技术一般是采用多块存储或逻辑功能芯片垂直堆叠在一起，并将堆叠结构中上一层芯中制出的TSV连接在下层芯片顶部焊盘上的方式来实现。

该技术的潜在优势有：（1）连接长度可缩短至与薄晶圆厚度相同，可将逻辑区块作垂直堆叠，以取代水平分布导线互连方式，可大大降低逻辑区块间导线互连的平均导线长度；（2）可实现高密度、高深宽比的封装连接，能够整合复杂多晶片系统在硅晶圆上，可做多次物理性封装，其封装密度比目前先进多晶片模块更佳；（3）可避免共平面式长导线互连所产生的RC延迟，采用立体方式来缩短逻辑
区块间电性互连长度。

图1 用于3D晶圆级叠层TSV结构示意图
2 TSV技术发展驱动力
三维整合技术发展的首要驱动力是尺寸的缩小，也就是使封装体尽量缩小到最小体积。

然而，使用并列封装、封装体与封装体之间的堆叠和晶片堆叠等方案，其导线连接长度仍然太长。

因导线连接长度太长，会导致讯号传输速度变慢，以及增加电力消耗，所以三维整合技术是解决上述问题的最佳方案。

现今市场上手持式电子产品皆为三维整合技术发展的最大诱因。

目前有许多种基于堆叠方法的三维封装技术，如在晶片上进行3D整合、晶片到晶片或封装体到封装体的3D堆叠技术、IC三维整合，在所有三维封装技术中，TSV技术可以提供最短和最直接的垂直连接。

推动TSV技术发展的主要因素有：
（1）外形因素：可减少封装体尺寸和重量，增加封装密度，使单位体积内容纳最多组件。

在消费性电子产品走向轻薄短小的趋势下，各种电子组件，在单位面积与体积下，不断增加IC功能与内存容量，在水平方向的封装已经无法再扩张时，垂直方向的封装密度增加将成为未来发展趋势。

（2）电性能的提高：使用垂直互连技术，可以取代二维互连技术，以缩短组件线路连接距离，进而降低寄生电容和耗电量。

（3）异质组件的整合：将不同性质的组件技术整合在一个封装体上，因此TSV的三维 IC方案在性能、功能和尺寸上可提供极大的优势。

（4）成本因素：根据ITRS /Moore Law所公布，在技术与设备成熟条件下，未来采用三维整合技术会比2D设计准则更具成本效益。

比起引线键合在组件周围绕线，TSV的方法在同样的性能表现下最多能节省30%的硅基板用量。

3 用于三维集成的TSV技术现状
3.1 TSV互连技术的实现
对于3D集成电路工艺来说，芯片叠层和晶片键合是最基本的步骤。

TSV工艺技术使得叠层有效，而晶片减薄是另一项必需的技术，可以获得较短的TSV 以及可控的叠层尺寸。

如晶片需要在键合之前完成减薄，则需要特别的晶片承载技术。

在制造方面，三维集成仍然是一项新技术，每种加工步骤都在寻求最有效和最具成本优势的方法，这包括采用晶片对晶片还是芯片对晶片的叠层方式，键合层是金属、聚合物还是直接的氧化层，在键合之前还是键合之后制作TSV和减薄晶片。

TSV互连堆叠芯片这一基本概念，主要是使用了“机械填隙”技术，它广泛地用于机械工程领域，堆叠芯片间的三维互连。

多个TSV从下面芯片的背面形成，芯片减薄到30μm~50μm。

选择最后制作通孔工艺，因为其优点是没有器件可靠性问题，这
第12卷第9期
是前端和后端或器件设计规则所加的限制造成的。

上面芯片上的金柱状凸点通过施加压力压进下面芯片的TSV中。

由于金凸点的带裙形状，压力会造成凸点塑性形变。

因此在侧壁的凸点与TSV之间的界面会产生接触力。

这就是使用“机械-填隙”技术后室温下只用压力就可以使堆叠芯片之间实现电连接。

互连堆叠芯片的填隙方法优点是形成TSV和组装它们的工艺成本比传统工艺成本低得多，里面的芯片有填铜的TSV。

该方法不需要通过电镀填充通孔、化学机械抛光来平面化或者电镀形成凸点，减少了工艺成本。

而通过使用传统的柱状凸点键合机和倒装焊键合机，不需热控制就能在更短时间内组装堆叠芯片。

此外倒装焊组装的对准比传统技术更容易，因为没有填充TSV的侧壁起到金凸点自对准效应的作用。

因此这种填隙方法适用于更细节距的互连应用。

而其键合剂不需使用铅或其他对环境有害的物质，只需室温下处理，减小了对环境的负面效应。

3.2 TSV工艺流程
TSV是通过铜填充或者铜的均匀性淀积进行制作的。

其中，铜从通孔底部和侧壁同时开始生长。

为了确保通孔颈部附近能够进行速度较慢的放射状生长以获得无孔洞填充结果，电镀系统还采用了一些有机添加剂。

TSV的制造工艺如图2所示，包括刻
蚀、绝缘层淀积、扩散阻挡层淀积以及金属填充。

图2 TSV工艺流程图
为制造这样的叠层结构，已经开发了很多工艺，通过插入TSV、减薄和键合，三维IC集成可以省去很大一部分封装和互连工序。

所用工艺步骤为：
（1）通过刻蚀或激光熔化在硅晶体中形成通孔；
（2）通过PECVD淀积氧化层；
（3）通过PVD、PECVD或MOCVD工艺淀积金属黏附层 /阻挡层 /种子层；
（4）通过电化学反应往通孔中淀积铜金属；
（5）通过化学机械抛光或研磨和刻蚀工艺去除平坦表面上的铜金属。

TSV技术不仅可以连接两块芯片内的不同核心，还能将处理器和内存等不同部件连在一起，并通过数千个微小的连线传输数据，比如在硅锗芯片中，通过钻出许多细微的孔洞并以钨材料填充，就能得到TSV。

相比之下，目前的芯片大多使用总线通道传输数据，容易造成堵塞、影响效率。

更加节能也是TSV的特色之一。

据称，TSV可将硅锗芯片的功耗降低大约40％。

另外，由于改用垂直方式堆叠成“三维”芯片，TSV还能大大节约主板空间。

尽管目前也有垂直堆叠芯片，但都是通过总线互连，不具备TSV的高带宽优势，因为TSV是直接连接顶部芯片和底部芯片的。

3.3 TSV互连的三维芯片堆叠所需的关键技术
3.3.1 TSV制作
Z轴互连是穿透衬底且相互电隔离的连接，TSV 的尺寸取决于在单层上需要的数据获取带宽。

3.3.2 芯片层减薄技术
在封装整体厚度不变甚至有所降低的趋势下，堆叠中所用各层芯片的厚度就不可避免的需要被减薄。

一般来说，较为先进的多层封装使用的芯片厚度都在75μm~50μm。

长远来说，根据目前的技术路线图，在将来芯片厚度需减薄到约25μm~1μm的近乎极限厚度，堆叠的层数达到10层以上。

因此，硅片的超薄化工艺将在封装技术中扮演越来越重要的角色，其应用范围也会越来越广泛。

3.3.3 对准和键合技术
即芯片与晶圆之间，或者晶圆与晶圆之间。

TSV键合采用的工艺有金属-金属键合技术和高分子粘结键合等。

金属-金属键合技术是一种趋势，因为这种技术可以同时实现机械和电学的接触界面。

使用金属对TSV进行封帽，之后采用氧化物和金属同步CMP进行平坦化，经过专利保护的表面处理技术，可使用标准的键合/对准机在大气环境下1min~2min实现芯片或者晶圆的键合。

在350℃温度
吴向东：三维集成封装中的TSV互连工艺研究进展
属界面。

4 TSV技术的应用
TSV的应用涵盖各个领域，而图像传感器和微机电系统（MEMS）等应用已率先导入TSV工艺技术，例如东芝的TSV相机模块已用在诺基亚的一些最新款手机当中。

随着应用的普及，TSV将为生产设备、材料、服务及设计供货商提供可观的商机。

Gartner预测到2013年时，与TSV相关的工艺设备市场将达到近10亿美元，同时材料市场也将拓展到约5亿美元；随着TSV的应用愈来愈普及，晶圆厂、半导体组装和测试服务市场的营收届时也将可望达到20亿～30亿美元。

据市场研究公司Y ole Developpement统计，到2015年，三维TSV晶圆出货量将达数百万，并可能对25%的存储器业务产生影响。

2015年，除了存储器，三维TSV晶圆在整个半导体产业的份额也将超过6%。

三星电子去年宣布推出一款全新的单条8GB容量DDR3 RDIMM服务器专用内存，这款产品率先采用了三维芯片堆叠技术TSV，而且这款产品已经成功通过客户的测试。

通过三维 TSV封装技术，这类8GB RDIMM内存可以比传统产品节省40%的能耗，而且利用这种技术，可以大幅度提升内存芯片的容量密度，正如这次采用的Green DDR3 DRAM芯片一样，它的密度提升有望突破50%。

TSV是解决服务器既需要大容量内存、但又要保持高性能且低功耗三者兼得的最佳方案。

内存芯片的密度提升可以让PCB设计得更小一些，这样内部的信号线长度可以大幅缩短，不仅节省成本，而且可以让整体性能更出色。

三星已经着手研发新工艺的存储芯片，并准备将40nm升级至30nm，而且预计三维 TSV技术可以在2012年全面普及。

LPDDR2是目前移动设备用内存的主流接口标准。

而Wide I/O则是三星等厂商计划用于取代LPDDR2的接口标准，Wide I/O计划将分两个阶段实现，第一阶段的Wide I/O将实现将4块内存芯片通过TSV技术实现互连，组建高位宽4通道芯片，然后再利用TSV技术将这种高位宽4通道芯片堆叠在一起。

高位宽4通道芯片内部的四块芯片采用微凸焊（microbump或称μ-bump）互连的方法实现相互连接。

据预测，采用这种技术的产品有望在2014/2015要更多的时间。

尔必达存储器公司宣布，开始样品供货采用TSV 技术积层4个2Gbit DDR3 SDRAM芯片和1个接口芯片的单封装DDR3 SDRAM。

尔必达表示采用TSV技术实现32bit的输入输出“在全球尚属首次”。

据其介绍，与采用引线键合技术的现有小尺寸在线存储模块（SO-DIMM）相比，新产品可以大幅削减耗电量和封装体积，因此有助于平板终端和超薄型笔记本电脑（PC）等节省耗电量、实现小型化和薄型化。

如果采用此次的封装产品，与SO-DIMM相比工作时的耗电量可削减约20%，待机时和更新时均可削减约50%。

封装面积方面，配备 2GB（16Gbit）时，SO-DIMM为67.6mm×30.0mm，此次配备两个11.0mm ×15.0mm的封装即可。

由此，封装面积可削减约70%。

另外，还具有可省去DIMM槽、削减封装高度等优点。

耗电量降低、封装面积减小的原因是，采用TSV后用来连接芯片的布线长度会变短。

据尔必达介绍，布线长度变短后，寄生电阻和寄生电容会降低，从而可以削减耗电量，还可以减小布线所需要的封装面积。

5 TSV技术发展方向
根据国际半导体技术路线图ITRS预测，TSV 技术将在垂直方向堆叠层数、硅片减薄、硅通孔直径、引脚间距等方面继续向微细化方向发展。

在垂直方向上堆叠层数将由2007年的3~7层裸芯片发展到2015年的5~14层裸芯片的堆叠。

为使堆叠14层裸芯片的封装仍能符合封装总厚度小于1mm的要求，在硅片减薄上，将由2007年的20µm~50µm的厚度减低至2015年的8µm厚度。

在硅通孔的直径上，将由2007年的4.0µm缩小至2015年的1.6µm。

在引脚间距上，将由2007年的10µm缩小至2015年的3.3µm。

详细技术指标预测值如表1所列。

此外，TSV技术发展重点还包括工艺开发、三维 IC设计测试、多尺寸通孔技术以及静电保护等。

不久的将来，IC封装的发展趋势首先会将2D结构提升至三维堆叠结构（引线、焊球和微导孔）；进而应用TSV技术作三维集成电路的导线键合。

引线键合受到封装密度和性能的限制，倒装焊技术无法广泛应用于晶片堆叠。

因此为实现封装的小型化和提升性能，将无可避免地会应用到TSV技术。

三维IC
第12卷第9期
的主要目标市场包括：快闪存储器、图像传感器、射频器件以及内存与逻辑组件的异质整合。

尤其快闪存储器和图像传感器，将会是最快使用TSV 技术的产品。

然而，在发展的同时也面临诸多挑战，TSV 互连尚待解决的关键技术难题和挑战包括以下几方面：
（1）通孔的蚀刻：可以使用激光钻孔或深反应性离子蚀刻。

工艺上强调导孔轮廓尺寸的一致性，以及导通孔不能有残渣存在，而且导通孔的形成必须能达到相当的高速度需求。

导通孔的规格则根据应用领域的不同而定，其直径范围为5μm~100μm ，深度范围为10μm~100μm ，导通孔密度为每个芯片上有102~105个孔；
（2）导通孔的填充：绝缘层、阻挡层和晶种层的淀积，铜的电镀填充、CMP 去除多余电镀铜和重新分布引线电镀，金属层蚀刻与凸块制作。

其中，填充材料可分为多晶硅、铜、钨和高分子导体等材料；而填充技术可使用电镀、化学气相沉积、高分子涂布等方法；
（3）导通孔的工艺顺序：导孔的工艺顺序可分为，先导孔或后导孔两种技术。

先导孔：在晶圆制造CMOS 或BEOL 步骤之前完成硅导孔。

此时，TSV 的制作可以在Fab 厂前端金属互连之前进行，实现芯片到芯片的连接。

该方案目前在微处理器等高性能器件领域研究较多，主要作为SoC 的替代方案。

先导孔也可以在CMOS 完成之后再进行TSV 的制作，然后完成组件制造和后端的封装。

先导孔的直径范围为1μm~10μm ，深度范围为10μm~60μm ；后导孔指的是将TSV 放在封装生产阶段进行，该方案的明显优势是可以不改变现有集成电路的流程和设计。

目前有部分厂商已开始在Flash 和DRAM 领域采用该技术，即在晶片的周边进行导孔，然后进行晶片或晶圆的堆叠。

后导孔的直径范围为20μm~50μm ，深度范围为50μm~400 μm ；
（4）超薄晶圆的处理：为了使封装厚度降低，必须将晶圆进行研磨，当晶圆厚度薄到只有15μm~50μm 时，要考虑如何选用合适的晶圆载具，以及完成封装后如何将晶圆与载具分离。

并且要考虑如何减低晶圆研磨后的应力，以避免晶圆受损及克服晶圆研磨后表面结晶缺陷对其机械强度造成负面影响；
（5）晶圆/晶片堆叠、键合与切片技术：堆叠形式有晶圆到晶圆（W2W ）、晶片到晶圆（C2W ）或
晶片到晶片（C2C ）。

键合方式有直接Cu-Cu 结合、粘接、直接熔合、焊接和混合等。

针对C2W 结合，对准的精确度要达到±1μm ；
（6）热管理：当高效能IC 电路的功率密度达到甚至超越100W .cm -2的传统冷却极限时，热管理就变成了一个非常重要的课题。

例如将微处理器整合在一个三维封装体上，会加重散热问题。

从国际半导体技术蓝图ITRS 的计划指出，高效能处理器的最高电力不断在提高，但另一方面，可允许的键合温度却愈来愈低。

堆叠晶片可以有效地增加每单位面积的功率发散效能，而低介电系数的金属层间介电质（IMD ）是属于不良的热传导物，所以散热问题将是三维堆叠技术进入市场非常重要的考虑因素；
（7）设计与测试技术：由于有很多不同的设备制造商，TSV 的设计需要一套共通标准规范，让最终产品的开发者在设备的选择上能不受限于特定厂商。

此外，针对20μm 间距微小导孔的电极测试技术，如何建立微小区域的检验及技术设备是未来面临的挑战。

而对于自动化工具（EDA ）公司来说则是很好的机会，他们的开发工具将有助于让模拟、逻辑和内存等不同元件紧密地整合在一起。

表1 TSV 技术指标预测值
6 结束语
三维集成的关键技术是硅圆片或裸芯片之间的互连。

传统的三维器件互连技术，采用引线键合或倒装芯片技术将硅圆片或裸片集成在一起。

但这两种技术的缺点是不易进行更多裸片和异构芯片的集成。

而近几年快速发展的TSV 互连技术，突破了上述两种传统工艺的制约，可在硅圆片或裸片上适当的位置采用垂直通孔，进行圆片或裸片之间的连接。

这不仅可提高器件集成度，而且可减少互连延时，提高器件运行速度并降低功耗。

由于减少了制造工
（下转第13页）
吴向东：三维集成封装中的TSV 互连工艺研究进展
第12卷第9期
环、热循环及随机振动试验。

试验条件和测试数据表1
试验数据表
如表1所示。

从表1中可以看出，试验前后变化量最大为0.2%FS ，和胶粘引丝式相同，具有较好的环境适应能力。

6 结论
应用倒装焊接技术实现了对绝压压力传感器的无引线封装，大大缩小了传感器的体积，为压力传感器的小型化开辟了道路，试验证明了此种封装方式的可靠性。

由于胶粘剂耐压强度有限，因此无法实现大压力差压传感器的封装，采用倒装焊接技术实现对差压传感器的无引线封装还需进一步研究。

参考文献：
[1] A A Ned, F Masheeb, A D Kurtz, et al. Leadless SiC
Pressure Sensors for High Temperature Applications[R]. 47th International Instrumentation Symposium[C],
Denver, CO 2001.
[2] Ned A A, Kurtz A D, MasheebF. High Temperature 6H-SiC
Pressure Sensors with Improved Performance[R]. International High Temperature Conference[C]. Cleveland, OH, May 1999.
[3] 任春岭，鲁凯，丁荣峥.倒装焊技术及应用[J].电子与封
装. 2009,（3）: 15-20.
[4] 张彩云，任成平.凸点芯片倒装焊接技术[J].电子与封装.
2005,（4）: 13-15.
作者简介：
金　忠（1977—），男，湖南临澧县人，工程师，主要研究方向为传
感器技术。

序，批量生产后还可降低器件生产成本。

有关专家指出，TSV 互连技术有望开拓半导体器件的新局面。

参考文献：
[1] 科技要情专递（动态版）[EB/OL]. 2010, 1（18）.[2] Naotaka Tanaka, Yasuhiro Yoshimura, Michihiro
Kawashita, et al. Through-Silicon via Interconnection for 3D Integration Using Room-Temperature Bonding[J]. IEEE TRANSACTIONS ON ADV ANCED PACKAGING, 2009, 36（4）.
[3] D Henry, et al. Development and characterization
of
high electrical performances TSV for 3D applications[R]. EPTC2009.
[4] Y Guillou. Innovation through 3-D integration:
opportunities and challenges for a wireless IC company[R]. RTI2009.
作者简介：
吴向东（1968—），男，安徽桐城人，高级工程师，中国电子科技集团公司第43研究所副所长，研究方向
为混合微电子技术与工艺。

（上接第5页）
金　忠，谢　锋，何迎辉，谢贵久，陈云峰，张　川，潘喜成，杨毓彬：倒装焊接在压力敏感芯片封装工艺中的研究。