001 背景 三维集成封装中的TSV互连工艺研究进展_吴向东.caj

收稿日期：2012-06-28

三维集成封装中的TSV 互连工艺研究进展

吴向东

（中国电子科技集团公司第43研究所，合肥 230088）

摘　要：为顺应摩尔定律的增长趋势，芯片技术已来到超越“摩尔定律”的三维集成时代。电子系统进一步小型化和性能提高，越来越需要使用三维集成方案，在此需求推动下，穿透硅通孔（TSV ）互连技术应运而生，成为三维集成和晶圆级封装的关键技术之一。TSV 集成与传统组装方式相比较，具有独特的优势，如减少互连长度、提高电性能并为异质集成提供了更宽的选择范围。三维集成技术可使诸如RF 器件、存储器、逻辑器件和MEMS 等难以兼容的多个系列元器件集成到一个系统里面。文章结合近两年的国外文献，总结了用于三维集成封装的TSV 的互连技术和工艺，探讨了其未来发展方向。关键词：互连；三维集成；硅通孔

中图分类号：TN305.94 文献标识码：A 文章编号：1681-1070（2012）09-0001-05

Research Status of Through-Silicon Via Interconnection for 3D Integration Technology

WU Xiang-dong

（China Electronics Technology Group Corporation No .43 Research Institute , Hefei 230088, China ）Abstract: To meet the growing trend of Moore’s Law, chip technology has come “More than Moore” era of 3D integration. Further miniaturization of electronic systems and performance, 3D integration solution is needed more and more. As for the demand-driven, the through-silicon vias （TSV ）interconnect technology emerged as the three-dimensional integration and it is one of key techniques for 3D integration and wafer-level packaging. TSV integration is compared with raditional assembly methods, there are several advantages to adopt this technology. The main ones are: reduction of interconnects length, electrical performance improvement induced and wider range of possibilities for heterogeneous integration. 3D integration would then allow to build systems including several families of components usually hardly compatible, like RF devices, memory, logic and MEMS. In this paper, nearly two years of foreign literature about 3D-TSV integrated interconnect technology and processes are summarized, the future trend of technology is discussed.Key words: interconnection; 3D integration; TSV

1 引言

半导体技术的飞速发展，来自对IC 性能要求不断提高的需求驱动，如功能增强、尺寸减小、耗电量与成本降低等。电子系统进一步小型化和性能提

高，越来越需要使用三维集成方案，硅通孔（TSV ）

是三维集成电路中堆叠芯片实现互连的一种新技术解决方案。它是一种系统级架构的新方法，内部含有多个平面器件层的叠层，并经由TSV 在垂直方向实现相互连接。如图1所示。采用这种方式可以大幅缩小芯片尺寸，提高芯片的晶体管密度，改善层间

第12卷第9期电　子　与　封　装

电气互连性能，提升芯片运行速度，降低芯片的功耗、设计难度和成本。

TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往IC封装键合和使用凸点的叠加技术不同，TSV 能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能。它也被称为继键合、TAB和倒装焊之后的第四代封装技术。目前成为电子封装技术中最引人注目的一种技术。

以TSV互连技术为核心的三维集成技术主要影响的是芯片之间的互连结构，因此这种技术主要减小的是芯片间互连需用的电路板面积。该技术一般是采用多块存储或逻辑功能芯片垂直堆叠在一起，并将堆叠结构中上一层芯中制出的TSV连接在下层芯片顶部焊盘上的方式来实现。

该技术的潜在优势有：（1）连接长度可缩短至与薄晶圆厚度相同，可将逻辑区块作垂直堆叠，以取代水平分布导线互连方式，可大大降低逻辑区块间导线互连的平均导线长度；（2）可实现高密度、高深宽比的封装连接，能够整合复杂多晶片系统在硅晶圆上，可做多次物理性封装，其封装密度比目前先进多晶片模块更佳；（3）可避免共平面式长导线互连所产生的RC延迟，采用立体方式来缩短逻辑

区块间电性互连长度。

图1 用于3D晶圆级叠层TSV结构示意图

2 TSV技术发展驱动力

三维整合技术发展的首要驱动力是尺寸的缩小，也就是使封装体尽量缩小到最小体积。然而，使用并列封装、封装体与封装体之间的堆叠和晶片堆叠等方案，其导线连接长度仍然太长。因导线连接长度太长，会导致讯号传输速度变慢，以及增加电力消耗，所以三维整合技术是解决上述问题的最佳方案。现今市场上手持式电子产品皆为三维整合技术发展的最大诱因。目前有许多种基于堆叠方法的三维封装技术，如在晶片上进行3D整合、晶片到晶片或封装体到封装体的3D堆叠技术、IC三维整合，在所有三维封装技术中，TSV技术可以提供最短和最直接的垂直连接。推动TSV技术发展的主要因素有：

（1）外形因素：可减少封装体尺寸和重量，增加封装密度，使单位体积内容纳最多组件。在消费性电子产品走向轻薄短小的趋势下，各种电子组件，在单位面积与体积下，不断增加IC功能与内存容量，在水平方向的封装已经无法再扩张时，垂直方向的封装密度增加将成为未来发展趋势。

（2）电性能的提高：使用垂直互连技术，可以取代二维互连技术，以缩短组件线路连接距离，进而降低寄生电容和耗电量。

（3）异质组件的整合：将不同性质的组件技术整合在一个封装体上，因此TSV的三维 IC方案在性能、功能和尺寸上可提供极大的优势。

（4）成本因素：根据ITRS /Moore Law所公布，在技术与设备成熟条件下，未来采用三维整合技术会比2D设计准则更具成本效益。比起引线键合在组件周围绕线，TSV的方法在同样的性能表现下最多能节省30%的硅基板用量。

3 用于三维集成的TSV技术现状

3.1 TSV互连技术的实现

对于3D集成电路工艺来说，芯片叠层和晶片键合是最基本的步骤。TSV工艺技术使得叠层有效，而晶片减薄是另一项必需的技术，可以获得较短的TSV 以及可控的叠层尺寸。如晶片需要在键合之前完成减薄，则需要特别的晶片承载技术。

在制造方面，三维集成仍然是一项新技术，每种加工步骤都在寻求最有效和最具成本优势的方法，这包括采用晶片对晶片还是芯片对晶片的叠层方式，键合层是金属、聚合物还是直接的氧化层，在键合之前还是键合之后制作TSV和减薄晶片。

TSV互连堆叠芯片这一基本概念，主要是使用了“机械填隙”技术，它广泛地用于机械工程领域，堆叠芯片间的三维互连。多个TSV从下面芯片的背面形成，芯片减薄到30μm~50μm。选择最后制作通孔工艺，因为其优点是没有器件可靠性问题，这