四相时钟分配器的设计

实验八四相时钟分配器的设计

（设计性实验）

一、实验目的

1、学习时序脉冲分配器的设计方法。

2、巩固用示波器测量三个以上波形时序关系的方法。

二、实验原理

时钟分配器是将输入时钟脉冲经过一定的分频后分别送到各路输出的逻辑电路。它的作用是产生多路顺序脉冲信号，其组成原理

框图由一个模M的计数器及相应的译码电路组成，

也可以由环形计数器构成，其中M等于输出脉冲

的路数。图10.1中CP端上的系列脉冲经N位二

进制计数器和相应的译码器，可以转变为2N路顺

序输出脉冲。

图10.1 时钟分配器的组成

二、实验所用器件和仪表

1. 双 JK 触发器 74LS112 2片

2. 双 2 - 4 线译码器 74LS139 1片

3. 六反相器 74LS04 1片

4. 示波器 1台

三、实验内容

设计一个用上述器件构成的四相时钟分配器。要求的时序关系如下： 1 2 3 4 1 2 3 4

图10.2 四相时钟分配器

四、实验提示

1.用 74LS73 构成一个四进制计数器。

2. 计数器输出Q

0、Q

1

作为译码器的输入。

3. 用示波器测量多个信号的时序关系是以测量两个信号的时序关系为基础的。本实验中，可首先测量 CP 和 A相时钟的时序关系，然后测量其它相时钟和 A 相时钟的时序关系。

五、实验预习要求

1、复习有关脉冲分配器的原理。

2、按实验任务要求，设计实验线路，并拟定实验方案及步骤。

六、实验报告

1. 画出完整的实验线路。

2. 在实验台上按逻辑图连接线路。示波器测量 CP、A相、B相、C相、D 相的时序关系，画出时序图，检查是否满足要求。

3. 总结分析实验结果