数字电路项目设计报告

《数字逻辑电路分析与设计教程》课外设计

制作

总结报告

题目( A)：同步时序逻辑电路设计1

组号：XXX

任课教师：XXX 组员签名确认：

组长：XXXXXXXXXX

成员：XXXXXXXXXX

成员：XXXXXXXXXX

成员：XXXXXXXXXX

成员：XXXXXXXXXX

组长联系方式：XXXXXXXX

2017年2月24日

一、设计要求：

（1） 设计一个能实现下图所示状态转换图的同步时序电路。要求用一个控制按

键进行控制，按下按键，电路处于初始状态，然后在时钟脉冲作用下按状态图工作。试用D 触发器并辅以适当的门电路实现之。

（2） 要求用“一对一”法设计该电路。 （3） 用LED 表示各触发器的状态。 （4） 3.0V 供电。

二、 设计方案

通过状态图画出如下状态表

因为要求用一个控制按键进行控制，按下按键，电路处于初始状态，我们设s1

为初始状态，所以s1对应Q1Q2Q3Q4为0000的状态，所以得出

s1对应 Q1Q2Q3Q4为0000 s2对应 Q1Q2Q3Q4为1100 s3对应 Q1Q2Q3Q4为1010

s4对应 Q1Q2Q3Q4为1001 即所以产生了“一对一”的关系。

写出如下次态表

再将S1换为Q1’ ，S2换为Q2，S3换为Q3，S4换为Q4

然后写出如下次态方程和输出方程

连接电路即可，multisim仿真电路图如下（时钟脉冲由手动开关代替，以一次开合产生上升沿,multisim中未找到74HC175N，图中用74LS175N代替）

三、调试过程与组员反思

四、完成过程及分析

刚开始，我们在设计电路时，对于时钟脉冲的处理是，利用555芯片产生一

个方波从而达到以上升沿触发D 触发器的功能，并且设计好了电路，仿真成功并成功焊接了电路板。但是，我们突然想到在数字电路试验这门课中，我们利用开关来控制高电平的通断与否，从而达到产生上升沿与下降沿的目的。于是，我们便考虑到在项目总是否也可以在让时钟脉冲直接与vss 相连接，中间加上一个开关来控制通断，从而产生下降沿。经过理论设计，与仿真实验验证后，我们确定我们的想法是正确的，并据此焊接电路。在焊电路板中没有碰上问题。在经过理论设计与电路板焊接后，我们开始了调试与纠错工作。

刚刚焊好的电路板，存在着问题。刚刚焊好的电路板在第一次测试中，出现了表示四个状态的发光二极管同时亮的情况。但是，根据理论，表示状态的发光二极管同时只会有一个发光。经过一次次检查，我们很绝望，因为不论是仿真理论图，还是引脚图还是是电路板的焊接，都没有错误的连线。

无奈之下，我们只能通过最笨的方式——用万用表的一处处的检查电路在连接时是否存在虚焊与焊点脱落等情况。通过万用表的电路蜂鸣器功能，一处处检查是否存在断路情况。令我们惊喜的是，我们发现：地线断路了。我们都很惊喜，但是在重新连上地线以后，我们发现依然没有用。原来是，地线是现在测试以后才断开的也就是说，重新焊上了以后只是回到了原点了而已。

在经过一次打击后，虽然很想放弃，但是不能轻易放弃，周五验收，我们还有时间。终于，我们找到了错误——一个非常不起眼的错误。在焊接时，我们不小心将74HC175N 的两个引脚连在了一起，两个引脚之间只有很纤细的一段焊锡连接，即使在灯光下也很难看清，只有用万用表才能发现，本来两个互不相干的引脚居然可以引起万用表蜂鸣。

在再一次修正了电路板以后，我们再一次实验时，出现让我们费解的情况，部分状态是对的，而部分状态是错的，甚至出现了表示状态的四个二极管全部不亮的情况。再我们多次尝试了后，情况更奇怪了。

有时可以成功有时又不可以成

功，这让我很奇怪。有时成功说明我们的电路应该已经不存在问题了，但为什么有时又会失败呢，这是个很大的问题。

终于，我们想起来了一个不是很重视的知识点——逻辑险象，当我们注意按照不会出现逻辑险象的方式调整开关A、B时，终于我们成功了，达到了项目要求。至此，所有人都松了一口气，我们成功完成了项目。

在本次项目中，我们收获颇丰，尤其是在检查出电路何处出现错误时，我们甚至比焊好了电路还开心，组员在本次项目中也锻炼了心态，获得了成长。

五、团队分工合作情况

小组贡献比：