EDA论文

组别 1 成绩：

《EDA技术与应用》课程论文

题目：基于FPGA的三层电梯设计

完成者 :

班级组长

系别专业电子信息工程

完成时间2012年5月21日

目录

1 绪论

1.1电梯的起源与发展及现状

1.2 基于FPGA实现电梯运行的方案设计基本原则1.3 Verilog HDL 语言介绍

1.4 仿真软件介绍

1.5 论文主要完成的工作

2 系统的硬件设计

2.1电梯的控制要求

2.2 设计原理

2.3方案设计和功能分割

3 系统的软件设计

3.1功能模块的设计和实现

3．1.1顶层模块

3．1.2 控制模块

3．1.3 楼层显示模块

3.2.1仿真波形图

3．2.2 状态图

4 总结

参考文献

组内分工情况说明

附录

1 绪论

1.1电梯的起源与发展及现状

随着电子技术与自动控制技术的发展，越来越多的FPGA器件正广泛用于各个数字信号处理过程。其特点是硬件体积小、实时性好、工作效率高，提高系统的集成度。本设计针对我国电梯业的现状，将FPGA应用于三层电梯进行逻辑控制，通过合理的选择和设计，不但提高了电梯可靠性、可维护性以及灵活性，同时延长了使用寿命，缩短了电梯的开发周期，并提高了电梯的控制水平，改善了电梯运行的舒适感，使电梯达到了较为理想的控制效果。

电梯作为高层大厦的主要垂直交通工具，电梯系统服务质量和效率的提高对建筑的有效利用和性能发挥将产生极为重要的影响。信息化时代的到来，推动了电梯的发展，电梯控制器已成为当今世界性开发的热点，也是各国综合实力的表现。

电梯系统作为建筑楼宇自动化的重要组成部分，也要求向满足大厦中大量人流、物流的垂直输送需要，电梯制造商利用先进的技术，开发出各种高性能的电梯系统以满足乘客生理和心理要求，实现高效的垂直输送。提高我国电梯控制领域水平，必将带来很大的经济效益和社会效益。

目前，我国国产电梯大部分为继电器及PLC控制方式，继电器控制系统性能不稳定、故障率高，大大降低了电梯的舒适性、可靠性和安全性，经常造成停梯，给乘用人员的生活和工作带来了很多不便，因而传统的电梯控制系统的更新势在必行；PLC（可编程控制器）在电梯控制中得到了广泛的应用。本次设计尝试用Verilog HDL实现电梯控制，可进行多层次的逻辑设计，也可进行仿真验证、时序分析等以保证设计的正确。

1.2 基于FPGA实现电梯运行的方案设计基本原则

FPGA是Field－Programmable Gate Array（现场可编程门阵列）的缩写，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是专用集成电路中一种半定制电路。具克服了传统可编程器件数有限的缺点，又具有可编程的特点。

FPGA器件是由美国XILINX公司于1985年首先推出。一般把FPGA定义为基于查找表技术（LOOK-UP Tablc，LUT）和SRAM工艺的PLD，目前的FPGA 已远超出先前产品的基本功能，并且整合了许多常用功能( 如RAM、时钟管理和DSP)，在新型的的系统级可编程逻辑器件中还可以以IP核的形式来进行功能设计，或许只需要一块FPGA芯片就可以实现所有功能，成为片上系统。近几年来FPGA有了很快的发展，按照传统观点，FPGA仅用于产品原型设计和ASIC 的验证，用于大规模的数字系统开发就过于昂贵且功耗巨大。随着FPGA的研究

突破了低功率、低成本和先进工艺的瓶颈后，FPGA的应用领域日益扩张，随着功能和性能的进一步提高，FPGA应用领域已成可编程逻辑领域扩展到了高性能DSP、高性能嵌入式等领域。

1.3 Verilog HDL 语言介绍

Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL 和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准

Verilog HDL就是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言，它是由GDA(Gateway Design Automation)公司的PhilMoorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。1985年Moorby 推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功，从而使得V erilog HDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司，使得VerilogHDL成为了该公司的独家专利。1990年CADENCE公司公开发表了V erilog HDL,并成立LVI组织以促进Verilog HDL 成为IEEE标准，即IEEE Standard 1364-1995.

Verilog HDL的最大特点就是易学易用，如果有C语言的编程经验，可以在一个较短的时间内很快的学习和掌握，因而可以把Verilog HDL内容安排在与ASIC设计等相关课程内部进行讲授，由于HDL语言本身是专门面向硬件与系统设计的，这样的安排可以使学习者同时获得设计实际电路的经验。与之相比，VHDL的学习要困难一些。但Verilog HDL 较自由的语法，也容易造成初学者犯一些错误，这一点要注意。

1.4 仿真软件介绍

本设计采用Quartus Ⅱ软件进行设计与仿真, Quartus II 是Altera公司的综合性PL D开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Descr iption Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。

Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方ED A工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。