数字跑表实验

数字跑表实验

一、实验目的

1、 学会利用MAX+PLUS II 的宏单元和所学的数字电路的知识，搭建复杂一点的数字电

路或系统；

2、 学会使用EDA 实验箱，下载验证所设计电路。

二、实验原理

数字跑表是体育竞赛常用计时工具，一般精确到1/100秒。图2-1为数字跑表的输入输出示意图。输入有三个信号，第1个信号为CLK ，是基准时钟，周期为1/100秒；第2个信号是清零信号，CLR=1时清零，CLR=0时跑表从0开始计数；第3个信号是暂停信号，当PAUSE=0时跑表暂停计数。输出分别为分钟，秒钟和百分秒的BCD 码，各用二位数码管显示。

图2-1 数字跑表输入输出示意图

三、数字跑表原理框图与原理图

图2-2 数字跑表原理框图

CLK

PAUSE CLR

CLK

PAUSE CLR

秒 百分秒 分

图2-3 数字跑表原理图

数字跑表有暂停（PAUSE）和清零(CLR)功能，PAUSE功能通过计数器的时钟使能实现，CLR功能通过计数器的清零端实现。计数模块的设计采用6块10进制计数器来实现，百分秒使用了模100的计数器，秒与分使用了模60的计数器。显示部分通过译码器译码，分别在6个数码管上显示结果。时钟输入频率为100Hz，通过分频器把实验板提供的50MHz时钟信号进行分频，即可得到100Hz的时钟信号。

四、仿真结果

图2-4（a）百分秒仿真结果

图2-4（b）秒仿真结果

图2-4（c）分仿真结果

上图中，输出端o1、o2显示百分秒仿真结果，即模100计数结果；输出端o3、o4显分秒仿真结果，即模60计数结果；输出端o5、o6显示分仿真结果，即模60计数结果。

五、设计心得

本次实验做一个数字跑表，电路的原理较简单，但在实际设计过程中却遇到了不少问题。首先，本次实验所设计的电路用到的芯片比较多，设计时的粗心大意，把输入端的有效电平弄错，带来了不必要困扰；其次是计数器进位的处理，用了6块10进制计数芯片，进位端较多，还需要与其他逻辑门的配合，很容易混淆接错，因而花了较长时间在错误检查上。但经过自己的对错误的解决，感觉对所用过的各种元件、芯片的功能有了很清晰的了解，也进一步熟悉了QII软件的使用。

六、思考题

1、同步清零指清零信号与时钟上升沿或下降沿同步时，才能执行清零操作。异步清零

指清零信号一旦出现执行清零操作，就不需要与时钟上升沿或下降沿同步。

2、BCD计数器即模10计数器，由4位二进制计数器组成，每当计数到10时，进位输

出1，其他输出位清零。而二进制计数器的进位输出与清零操作跟据具体位数而定。

七、附图

计数器底层原理图