基于CPLD的馈电开关保护器的设计

产品与应用

基于ＣＰＬＤ的馈电开关保护器的设计

刘博１柳明洙１陈世杰１何东升２

（１．华南理工大学电力学院，广州５１０６４０；

２．国家中低压输配电设备质量监督检验中心，广东东莞５２３３２５）

摘要本文介绍了一种基于ＣＰＬＤ的馈电开关保护器的设计方案。提出了通过检测相位的方

法精确判断系统是否漏电、缺相以及负载不平衡等故障，系统利用ＣＰＬＤ内部丰富的资源和高速

处理功能，驱动Ａ／Ｄ转换器，实现稳定、可靠、高速的数据采集。实践表明，该方案大大提高系

统的资源利用率，节约成本，缩短开发周期，具有电路设计简单、可靠性高和易移植等特点．关键词：馈电开关；ＣＰＬＤ；相位检测；Ａ／Ｄ转换

ＤｅｓｉｇｎｏｆＦｅｅｄｅｒＳｗｉｔｃｈｇｅａｒＰｒｏｔｅｃｔｏｒＢａｓｅｄｏｎＣＰＬＤ

ＬｉｕＢｏｌＬｉｕＭｉｎｇｚｈｕｌＣｈｅｎｓｈｉｊ把ｌＨｅＤｏｎｇｓｈｅｎｇｅ

（１．ＳｏｕｔｈＣｈｉｎａＵｎｉｖｅｒｓｉｔｙｏｆＴｅｃｈｎｏｌｏｇｙ，ＣｏｌｌｅｇｅＯｆＥｌｅｃｔｒｉｃＰｏｗｅｒ，Ｇｕａｎｇｚｈｏｕ５１０６４０；

２．ＣｈｉｎａＮａｔｉｏｎａｌＱｕａｌｉｔｙＳｕｐｅｒｖｉｓｉｏｎａｎｄＴｅｓｔｉｎｇＣｅｎｔｅｒｆｏｒＭｉｄ—ｌｏｗＶｏｌｔａｇｅＴｒａｎｓｍｉｓｓｉｏｎａｎｄＤｉｓｔｒｉｂｕｔｉｏｎ

Ｅｑｕｉｐｍｅｎｔ，Ｄｏｎｇｇｕａｎ，Ｇｕａｎｇｄｏｎｇ５２３３２５）

ＡｂｓｔｒａｃｔＴｈｉｓｐａｐｅｒｉｎｔｒｏｄｕｃｅｓａｄｅｓｉｇｎｓｃｈｅｍｅｏｆｔｈｅｆｅｅｄｅｒｓｗｉｔｃｈｇｅａｒｐｒｏｔｅｃｔｏｒｂａｓｅｄｏｎ

ＣＰＬＤ，ｗｈｉｃｈｃａｎｊｕｄｇｅｍａｌｆｕｎｃｔｉｏｎｉｆｔｈｅｓｙｓｔｅｍｈａｓｃｕｒｒｅｎｔｌｅａｋａｇｅ，ｏｐｅｎ－ｐｈａｓｅａｎｄｔｈｅｌｏａｄ

ｉｍｂａｌａｎｃｅｑｕｅｓｔｉｏｎｓａｃｃｕｒａｔｅｌｙｂｙｄｅｔｅｃｔｉｎｇｐｈａｓｅｄ．ＴｈｅｄａｔａｃｏｌｌｅｃｔｉｏｎｓｙｓｔｅｍｃａｎｄｒｉｖｅｔｈｅＡ／Ｄ

ｃｏｎｖｅｒｔｅｒｓｔａｂｌｅａｎｄｒｅｌｉａｂｌｅｂｙＣＰＬＤ，ｗｈｉｃｈｉｓｒｉｃｈｉｎｉｎｔｅｒｎａｌｒｅｓｏｕｒｃｅｓａｎｄｈａｓｈｉｇｈｓｐｅｅｄｐｒｏｃｅｓｓｉｎｇ

ｆｕｎｃｔｉｏｎ．Ｔｈｅｐｒａｃｔｉｃｅｓｈｏｗｓｔｈａｔｔｈｅｍｅｔｈｏｄｃａｎｓａｖｅｃｏｓｔｂｙｉｍｐｒｏｖｅｔｈｅｓｙｓｔｅｍｒｅｓｏｕｒｃｅａｎｄａｌｓｏｃａｎ

ｓｈｏｒｔｅｎｐｅｒｉｏｄｏｆｄｅｖｅｌｏｐｍｅｎｔ．Ｔｈｅｐｒｏｔｅｃｔｏｒｈａｓｓｉｍｐｌｅｃｉｒｃｕｉｔａｎｄｅａｓｙｔｏｔｒａｎｓｆｏｒｉｌｌ．

Ｋｅｙｗｏｒｄｓ：ｆｅｅｄｅｒｓｗｉｔｃｈｇｅａｒ；ＣＰＬＤ：ｐｈａｓｅｄｅｔｅｃｔｉｏｎ；Ａ／Ｄｃｏｎｖｅｒｔｅｒ

引言

目前，我国低压供配电系统中馈电开关保护装置仍采用传统的鉴幅式继电保护或电子保护。这种保护整定误差大，动作时间长，可靠性低。特别在片ｊ于馈电线路中的短路保护时，若要保护全线路，则虑保护范围末端最小短路电流整定，整定值小，使大型电动机起动时易造成保护误动作；若要躲过起动电流，则要求整定值大，将不能保护线路全长而且灵敏度较低。并且传统的保护装置采样系统中，通过单片机驱动Ａ／Ｄ转换器，对三相电流、电压和零序电流、电压等进行检测，存在以下弊端：①应用单片机通过软件控制数据采集的Ａ／Ｄ转换，这样必将频繁中断系统的运行，从而减弱系统的数据运算能力，数据采集的速度也将受到限制；②当馈电线路中有大功率设备起动、停止、或设备堵转、负载变化等情形发生时，电流波形会发生严重畸变，干扰单片机的正确判断；③单片机在这种大功率场合应用，经常会发生死机问题，即使有看门狗，单片机恢复到正常工作也需要数十毫秒时问，这对数百安培到数千安培的大功率馈电线路非常不利。

根据系统的功能和性能要求，针对传统方式中存在的问题，本文没计了利用ＣＰＬＤ的高精度、高速度的优点设计成状态机，直接检测馈电线路的相位，再配以高速的数据采集，可以准确、快速、高效的采取保护措施，最大限度的减少误动作。系统运行过程中不受波形畸变、死机等问题影响，即使万一发生干扰，状态机的刷新周期也只需几个微妙的时间，远远低于单片机的死机恢复时间，从而迅速判断是否漏电、缺相、负载严重小平衡等故障…。

２００８年第１１期电气技贰Ｉ５１

产品与应用

２芯片简介

ＣＰＬＤ（ＣｏｍｐｌｅｘＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ，复杂可编程逻辑器件）是大规模可编程逻辑器件，由ＡＬＴＥＲＡ公司最早推出，本设计采用ＭＡＸ２系列ＥＰＭ５７０Ｔ１００Ｃ５芯片，该芯片具有优良的体系结构，适用于低成本、大批量应用；功耗低，可靠性高；密度人，封装小；‘Ｉ：作在１．８Ｖ、２．５Ｖ、３．３Ｖ供电电压下，可以减少系统电源数量，做到与其他器件的无缝连接。

该芯片内部宏单元数为４４０个，逻辑单元数为５７０个，ＴＱ・ＦＰ封装，１００个引脚。其中Ｉ／Ｏ引脚７２个；４个编程引脚分别是：ＴＭＳ（第３３脚），ＴＤＩ（第３４脚），ＴＣＫ（第３５脚），ＴＤＯ（第３６脚）；１２个３．３Ｖ电源引脚；１２个接地引脚【２】。

本设计利用硬件开发１：具Ｑｕａｒｔｕｓ２进行编程，通过原理图示图形设计输入，实现驱动Ａ／Ｄ转换器和牛ｕ伉检测的功能，最后进行Ｉ／Ｏ分配和验证，与外围硬件电路共同完成馈电丌关保护功能。

３系统设计方案

３．１系统硬件设计

本系统主要由过零触发器，ＣＰＬＤ处理模块，Ａ／Ｄ转换模块以及终端显示四部分组成。三相电压、电流信号分别经过隔离变压器、电流ｑ感器，转变为符合要求的电压、电流信号，再分别经过过零触发器，产生过零信号交由ＣＰＬＤ处理，６路数据采集的所有时序信号和控制逻辑由ＣＰＬＤ实现，当Ａ／Ｄ转换结束后，再巾ＣＰＬＤ对结果进行处理，经显示终端湿示结果。总体硬件框图如图ｌ所示。

图１系统总体框图

其中过零触发器Ｆｈ６个ＬＭ３ｌｌ组成，反向输入端伞部接地，同向输入端分别接至厶、厶、，ｃ、％、％、％，当电压、电流信号正向或反向过零时产生方波信号输入至ＣＰＬＤ，其中过零信号如图２所示。

由于三相电流、电压周期为２０ｍｓ，当厶、厶、如、％、％、％过零信号经过５ｍｓ的延时，即为峰值信号。把６个峰值信号送至Ａ／Ｄ转换驱动电路中，在驱动电路中由ＣＰＬＤ发出转换起始信号，启动转

５２Ｉ电气技谍２００８年第１１期换过程，通过并入串出移位寄存器，将Ａ／Ｄ转换命令输出给Ａ／Ｄ串行数据转换器ＭＡＸｌ４７ｔ３１，开始数据转换。Ａ／Ｄ转换器上作在双极性、单端输入、内部时钟模式，具体参见ＭＡＸｌ４７使用手册，本文不再赘述。

∥弋‘、∥弋＋．、

呻ｐ舶■一＼１＼／‘√＼．、

／＼

ｄ．一＼．

电ｊｋ避零佑母

电流过警佑峙…＋一’Ｔ

Ｉ

Ｉ

图２过零信号波形

当Ａ／Ｄ转换结束之后，ＣＰＬＤ发出Ａ／Ｄ转换结束信号，启动串入并出移位寄存器接收Ａ／Ｄ转换结果，完成一次数据转换过程。数据采集结果由ＣＰＬＤ发送至显示终端或与上位机通信。』￡体工作流程见图３所示ｌ引。

ＣＰＬＤ芯斤

眶爿竺竺ｌ

：

输入

ＪＬ数４

ＡｄＤ

生｛

输

转批’

ｒ（‘Ｉ

Ａ／Ｄ转换器

ＭＡＸｌ４７

图３ＣＰＬＤ、Ａ／Ｄ转换器工作流程图

为了有效制止电机漏电或者负载小平衡故障，本设计通过检测每相电流和电压的丰ｕ位差朱判断。。研究发现，由于三相电机为感性负载，每相电压与电流的相位差理论上应接近９０。，然而当发生漏电或者负载不平衡故障时，电压与电流的相位差将会减小。根据这一特性，利用Ｄ触发器设计成计数器，当某一相电压过零时触发计数器，该相电流过零时