常用时序逻辑功能器件
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
综上所述，此电路是异步3位二进制（或1位八进制）加法计数器。
2．十进制计数器
十进制计数器是指计数长度为10的计数器。从触发器翻转时序不同可分为异步十进制计数器和同步十进制计数器。
根据时序逻辑电路的分析步骤，对下图所示同步十进制加法计数器的电路图分析如下：
（1）各个触发器的CP都相同，所以是同步时序电路。
0
0 1 1 1
1 0 0 0
0
1 1 1 1
0 0 0 0
1
（5）画出状态转换图，如下图1所示。
来自百度文库（6）画出时序图，如下图2所示。
（7）功能描述：由状态图或时序图可知，该电路是一个同步十进制加法计数器。
（二）．常用中规模集成计数器
（1）常用异步集成计数器74LS290
74LS290芯片的符号图和管脚排列如下图所示。其中，S9（1）、S9（2）称为置“9”端，R0（1）、R0（2）称为置“0”端；CP0、CP1端为计数时钟输入端，Q3Q2Q1Q0为输出端，NC表示空脚。
74LS290具有以下功能：
置“9”功能：当S9（1）=S9（2）=1时，不论其他输入端状态如何，计数器输出Q3Q2Q1Q0=1001，而（1001）2=（9）10，故又称为异步置数功能。
置“0”功能：当S9（1）和S9（2）不全为1，并且R0（1）=R0（2）=1时，不论其他输入端状态如何，计数器输出Q3Q2Q1Q0=0000，故又称为异步清零功能或复位功能。
第七章7常用时序逻辑功能器件
一、本章的教学目的与要求
掌握计数器的概念、分类，掌握计数器的设计思想、电路结构、工作原理、逻辑功能；掌握查手册使用MSI计数器的方法，掌握74LS290、74LS161、74LS160、74LS190、74LS194等的逻辑功能、应用，掌握N进制计数器的组合；掌握寄存器及移位寄存器的基本概念、工作原理、工作波形；了解双向移位寄存器的逻辑功能，寄存器、移位寄存器的应用；掌握顺序脉冲发生器的工作原理、实现方法、注意问题；掌握同步时序电路的设计方法(用SSI触发器，16进制以内)。
Q3Q2Q1Q0
加法计数
由表所示可知，74LS161有以下功能：
当复位端 时，输出Q3Q2Q1Q0全为零，实现异步清除功能（又称复位功能）。
当复位端 ，预置控制端 ，并且 时，Q3Q2Q1Q0=D3D2D1D0，实现同步预置功能。
（2）写出各触发器的驱动方程：
（3）写出触发器特征方程：
JK触发器的特征方程是：
将驱动方程代入，得到：
输出方程：
（4）列出状态转换真值表。
同步十进制加法计数器真值表
现态
次态
输出
现态
次态
输出
Z
Z
0 0 0 0
0 0 0 1
0
1 0 0 0
1 0 0 1
0
0 0 0 1
0 0 1 0
0
1 0 0 1
0 0 0 0
1
0 0 1 0
0 0 1 1
0
1 0 1 0
1 0 1 1
0
0 0 1 1
0 1 0 0
0
1 0 1 1
0 0 1 0
1
0 1 0 0
0 1 0 1
0
1 1 0 0
1 1 0 1
0
0 1 0 1
0 1 1 0
0
1 1 0 1
0 0 1 0
1
0 1 1 0
0 1 1 1
0
1 1 1 0
1 1 1 1
计数功能：当S9（1）和S9（2）不全为1，并且R0（1）和R0（2）不全为1时，输入计数脉冲CP，计数器开始计数。计数脉冲由CP0输入，从Q0输出时，则构成二进制计数器；计数脉冲由CP1输入，输出为Q2Q1Q0时，则构成五进制计数器；若将Q0和CP1相连，计数脉冲由CP0输入，输出为Q3Q2Q1Q0时，则构成十进制（8421码）计数器；若将Q3和CP0相连，计数脉冲由CP1输入，输出为Q3Q2Q1Q0时，则构成十进制（5421码）计数器。因此，74LS290又称为“二—五—十进制型集成计数器”。
（2）常用同步集成计数器74LS161
74LS161是一种同步4位二进制加法集成计数器。其符号图和管脚的排列如下图（a）、（b）所示，逻辑功能如下表所示。
74LS161逻辑功能表
CTP
CTT
CP
Q3Q2Q1Q0
0
1
1
1
1
×
0
1
1
1
×
×
0
1
×
×
×
0
1
×
×
×
0 0 0 0
D3D2D1D0
Q3Q2Q1Q0
异步二进制加法计数器的电路如下图所示。
分析步骤如下：
（1）写相关方程式：
时钟方程：
驱动方程：
（2）求各个触发器的状态方程。JK触发器特性方程为：
将对应驱动方程式分别代入特性方程式，进行化简变换可得状态方程：
（3）求出对应状态值。列状态表如下表所示。画状态图和时序图如图(a) (b)所示。
状态表
时钟
现态
二、本章的重点与难点
1、基本概念：计数器、模、分频器、寄存器、移位寄存器。
2、二进制计数器：充分理解加法计术、减法计数、可逆计数概念，掌握同步和异步计数结构、计数分析方法，波形图，计数和分频，了解常用中规模计数器的电路结构及应用。
3、二——十进制计数器：掌握常用二——十进制计数器的分析及波形图，同步计数器的设计，常用中规模计数器及应用，了解任意进制计数器、分频器的组合方法。
4、顺序脉冲发生器：了解顺序脉冲发生器原理。理解寄存器的逻辑图及工作原理，单向、双向移位寄存器逻辑图，移位原理及波形图。
5、MSI 74LS290、74LS161的逻辑功能、应用（级联法、反馈归零）
三、基本教学内容：
(一)、计数器能够记忆输入脉冲的个数，可用于脉冲信号的分频、定时和执行运算。
计数器按状态转换时刻可分为同步计数器和异步计数器。
计数器按进位制不同可分为二进制计数器和非二进制计数器。若以n表示二进制代码的位数，N表示有效状态数，则二进制计数器中N=2n，非二进制计数器中N<2n.。通常把N称为计数长度。
计数器按计数器中数值增减情况不同又分为加法、减法和可逆计数器。
1．二进制计数器
二进制计数器是指计数长度为2n的计数器，n是计数器电路中触发器的个数。
次态
CP
1
0 0 0
0 0 1
2
0 0 1
0 1 0
3
0 1 0
0 1 1
4
0 1 1
1 0 0
5
1 0 0
1 0 1
6
1 0 1
1 1 0
7
1 1 0
1 1 1
8
1 1 1
0 0 0
（4）归纳分析结果，确定该时序电路的逻辑功能。
由时钟方程可知该电路是异步时序电路。
从状态图可知随着CP脉冲的递增，触发器输出Q2Q1Q0值是递增的，经过8个CP脉冲完成一个循环过程。
2．十进制计数器
十进制计数器是指计数长度为10的计数器。从触发器翻转时序不同可分为异步十进制计数器和同步十进制计数器。
根据时序逻辑电路的分析步骤，对下图所示同步十进制加法计数器的电路图分析如下：
（1）各个触发器的CP都相同，所以是同步时序电路。
0
0 1 1 1
1 0 0 0
0
1 1 1 1
0 0 0 0
1
（5）画出状态转换图，如下图1所示。
来自百度文库（6）画出时序图，如下图2所示。
（7）功能描述：由状态图或时序图可知，该电路是一个同步十进制加法计数器。
（二）．常用中规模集成计数器
（1）常用异步集成计数器74LS290
74LS290芯片的符号图和管脚排列如下图所示。其中，S9（1）、S9（2）称为置“9”端，R0（1）、R0（2）称为置“0”端；CP0、CP1端为计数时钟输入端，Q3Q2Q1Q0为输出端，NC表示空脚。
74LS290具有以下功能：
置“9”功能：当S9（1）=S9（2）=1时，不论其他输入端状态如何，计数器输出Q3Q2Q1Q0=1001，而（1001）2=（9）10，故又称为异步置数功能。
置“0”功能：当S9（1）和S9（2）不全为1，并且R0（1）=R0（2）=1时，不论其他输入端状态如何，计数器输出Q3Q2Q1Q0=0000，故又称为异步清零功能或复位功能。
第七章7常用时序逻辑功能器件
一、本章的教学目的与要求
掌握计数器的概念、分类，掌握计数器的设计思想、电路结构、工作原理、逻辑功能；掌握查手册使用MSI计数器的方法，掌握74LS290、74LS161、74LS160、74LS190、74LS194等的逻辑功能、应用，掌握N进制计数器的组合；掌握寄存器及移位寄存器的基本概念、工作原理、工作波形；了解双向移位寄存器的逻辑功能，寄存器、移位寄存器的应用；掌握顺序脉冲发生器的工作原理、实现方法、注意问题；掌握同步时序电路的设计方法(用SSI触发器，16进制以内)。
Q3Q2Q1Q0
加法计数
由表所示可知，74LS161有以下功能：
当复位端 时，输出Q3Q2Q1Q0全为零，实现异步清除功能（又称复位功能）。
当复位端 ，预置控制端 ，并且 时，Q3Q2Q1Q0=D3D2D1D0，实现同步预置功能。
（2）写出各触发器的驱动方程：
（3）写出触发器特征方程：
JK触发器的特征方程是：
将驱动方程代入，得到：
输出方程：
（4）列出状态转换真值表。
同步十进制加法计数器真值表
现态
次态
输出
现态
次态
输出
Z
Z
0 0 0 0
0 0 0 1
0
1 0 0 0
1 0 0 1
0
0 0 0 1
0 0 1 0
0
1 0 0 1
0 0 0 0
1
0 0 1 0
0 0 1 1
0
1 0 1 0
1 0 1 1
0
0 0 1 1
0 1 0 0
0
1 0 1 1
0 0 1 0
1
0 1 0 0
0 1 0 1
0
1 1 0 0
1 1 0 1
0
0 1 0 1
0 1 1 0
0
1 1 0 1
0 0 1 0
1
0 1 1 0
0 1 1 1
0
1 1 1 0
1 1 1 1
计数功能：当S9（1）和S9（2）不全为1，并且R0（1）和R0（2）不全为1时，输入计数脉冲CP，计数器开始计数。计数脉冲由CP0输入，从Q0输出时，则构成二进制计数器；计数脉冲由CP1输入，输出为Q2Q1Q0时，则构成五进制计数器；若将Q0和CP1相连，计数脉冲由CP0输入，输出为Q3Q2Q1Q0时，则构成十进制（8421码）计数器；若将Q3和CP0相连，计数脉冲由CP1输入，输出为Q3Q2Q1Q0时，则构成十进制（5421码）计数器。因此，74LS290又称为“二—五—十进制型集成计数器”。
（2）常用同步集成计数器74LS161
74LS161是一种同步4位二进制加法集成计数器。其符号图和管脚的排列如下图（a）、（b）所示，逻辑功能如下表所示。
74LS161逻辑功能表
CTP
CTT
CP
Q3Q2Q1Q0
0
1
1
1
1
×
0
1
1
1
×
×
0
1
×
×
×
0
1
×
×
×
0 0 0 0
D3D2D1D0
Q3Q2Q1Q0
异步二进制加法计数器的电路如下图所示。
分析步骤如下：
（1）写相关方程式：
时钟方程：
驱动方程：
（2）求各个触发器的状态方程。JK触发器特性方程为：
将对应驱动方程式分别代入特性方程式，进行化简变换可得状态方程：
（3）求出对应状态值。列状态表如下表所示。画状态图和时序图如图(a) (b)所示。
状态表
时钟
现态
二、本章的重点与难点
1、基本概念：计数器、模、分频器、寄存器、移位寄存器。
2、二进制计数器：充分理解加法计术、减法计数、可逆计数概念，掌握同步和异步计数结构、计数分析方法，波形图，计数和分频，了解常用中规模计数器的电路结构及应用。
3、二——十进制计数器：掌握常用二——十进制计数器的分析及波形图，同步计数器的设计，常用中规模计数器及应用，了解任意进制计数器、分频器的组合方法。
4、顺序脉冲发生器：了解顺序脉冲发生器原理。理解寄存器的逻辑图及工作原理，单向、双向移位寄存器逻辑图，移位原理及波形图。
5、MSI 74LS290、74LS161的逻辑功能、应用（级联法、反馈归零）
三、基本教学内容：
(一)、计数器能够记忆输入脉冲的个数，可用于脉冲信号的分频、定时和执行运算。
计数器按状态转换时刻可分为同步计数器和异步计数器。
计数器按进位制不同可分为二进制计数器和非二进制计数器。若以n表示二进制代码的位数，N表示有效状态数，则二进制计数器中N=2n，非二进制计数器中N<2n.。通常把N称为计数长度。
计数器按计数器中数值增减情况不同又分为加法、减法和可逆计数器。
1．二进制计数器
二进制计数器是指计数长度为2n的计数器，n是计数器电路中触发器的个数。
次态
CP
1
0 0 0
0 0 1
2
0 0 1
0 1 0
3
0 1 0
0 1 1
4
0 1 1
1 0 0
5
1 0 0
1 0 1
6
1 0 1
1 1 0
7
1 1 0
1 1 1
8
1 1 1
0 0 0
（4）归纳分析结果，确定该时序电路的逻辑功能。
由时钟方程可知该电路是异步时序电路。
从状态图可知随着CP脉冲的递增，触发器输出Q2Q1Q0值是递增的，经过8个CP脉冲完成一个循环过程。