等离子体刻蚀工艺的研究现状和发展趋势

3 等离子体刻蚀机理
在等离子体刻蚀工艺中， 首先是在把硅晶片上面涂抹一层由碳氢化合物构成的光敏物质， 并在光敏物质上盖上具有一定图形规则的金属模板， 然后进行紫外曝光， 使部分晶片的表面 裸露出来， 接着再把这种待加工的硅晶片放置到具有化学活性的低温等离子体中 （见图 3.1） ， 进行等离子体刻蚀， 这种具有化学活性的等离子体通常是由氯气或碳氟气体放电产生的， 它 不仅含有电子和离子，还含有大量的活性自由基。这些活性基团沉积到裸露的硅晶片上时， 与硅原子相互结合而形成挥发性的氯化硅或氟化硅分子， 从而对晶片进行各向异性刻蚀。 另 一方面， 为了控制轰击到晶片上离子的能量分布和角度分布， 还通常将晶片放置在一个施加 射频或脉冲偏压的电极上面，在晶片的上方将形成一个非电中性的等离子体区，即鞘层。等 离子体中的离子在鞘层电场的作用下， 轰击到裸露的晶片表面上， 并与表面层的硅原子进行 碰撞，使其溅射出来，从而实现对晶片的各向异性刻蚀。
1 干法刻蚀取代湿法刻蚀
在超大规模集成电路制造发展过程中特征尺寸不断变小,由于湿法刻蚀无法避免的各向 同性从而造成光刻胶或硬掩膜层下方薄膜的损失 ,线宽无法很好的控制,不能满足高精度工 艺尺寸的要求,因此能形成各向异性的干法刻蚀己经逐渐取代湿法刻蚀成为当前集成电路刻 蚀工艺的主流。 干法刻蚀是通过高频电场将气体部分电离成等离子体,然后利用等离子体中的自由基离 子来进行化学的和物理(离子轰击)的作用去除被刻蚀材料的过程。 由于刻蚀过程中不使用溶 液所以称为干法刻蚀。干法刻蚀就其原理可以分为两种:一种是利用等离子体中的活性基团 与被刻蚀材料发生化学反应生成挥发性的副产物从而完成刻蚀的过程,是一种各向同性的纯
多学科知识,在物理机理、 数学模型以及算法方面的研究明显滞后于工艺应用,现有的软件代 码在准确性、可靠性上很难满足 IC 装备的研发需要。此外,国内外研究进展的差距较大,如 国内对腔室反应的研究仍停留在较为简单的二维模型 ,且反应气体的组成一般较为简单,大 多己被企业淘汰:国外则更多关注于企业最新工艺中使用的较为复杂的反应气体,同时已经 有很多研究将模型三维化,得到更为接近真实工艺模型的结果。 总的来说,等离子刻烛模拟的 主要困难可总结为两点:其一,复杂的反应气体包含更多的物理机制,对复杂反应刻烛/沉积 中物理机制的不明导致研究难以深化;其二,模型的三维化对计算效率提出了较高的要求,算 法计算效率的低下也是导致研究水平落后的一个重要因素。 本文从等离子刻烛模拟的数值算 法入手,旨在给出一种效率更高、 精度更好的数值算法,给刻烛模型三维化提供一种新的解决 思路。
2 等离子体刻蚀的研究现状
所谓等离子体指的是部分电离的气体。 等离子体中包括正负离子,不带电的分子和原子, 电子,自由基团,光子等,整体是呈电中性的,是一种电荷集体行为的表现。 等离子体具有以下 特点:电中性、受电场驱动、发光、含有大量具有高度活性的离子和自由基。等离子体中的 各种粒子会不断得进行碰撞和反应,包括以下几种:分裂、激活、电离、复合。 分裂主要由于电子和分子的碰撞产生原子的过程,原子是形成自由基和离子的基本元素 之一;激活主要是由于电子和原子碰撞产生自由基的过程 ,自由基是等离子刻蚀中化学刻蚀 的主要粒子,同时自由基中的电子从高能级跃迁至低能级时会发出光子 ;电离是电子碰撞分 子或原子形成离子的过程,离子在电场作用下能轰击硅片表面,是等离子刻蚀中离子轰击实 现物理刻蚀的主要粒子;还有复合作用就是电子和离子重新结合形成原子或分子的过程。 常压射频低温冷等离子体具有温度低、损伤小、成本少和没有环境污染等优点，在许多 领域，如刻蚀、镀膜、表面改性以及杀菌消毒等领域，都具有巨大的应用前景，近几年来已 成为国际上研究的热点之一。 掌握常压射频低温冷等离子体设备的研制， 了解它的放电特性， 并进行相关方面的实验研究具有重要的学术价值和实际意义。 随着 InSb 红外焦平面阵列探测器的发展,焦平面阵列规模不断增大,像元面积越来越小。 湿法刻蚀因为其各向同性刻蚀的特点,导致像元的钻蚀严重,已经难以满足大规格 InSb 焦平 面器件的要求。人们开始采用电感耦合等离子体(ICP)刻蚀大规格 InSb 阵列芯片,研究不同 腔体压力对刻蚀速率、表面形貌的影响及 InSb 表面残留聚合物的去除方法。 1988 年 Lieberman 首先提出鞘层模型,不考虑等离子体中各组分的碰撞效应,认为在小 范围内等离子体保持电中性,带电粒子在刻烛槽内电磁场作用下发生偏转并与刻烛材料表面 发生作用。Kushner 考虑更加复杂的反应气体,如 C4F8 的混合气体,对腔室的放电过程、刻 烛与沉积的平衡关系作了大量的研究。在刻烛剖面演化数值方法方面,国内外学者也做了大 量相关研究,如 Tude 提出了一种线算法,这类方法通过追踪微小的离散时间步长内被刻烛点 沿该处表面法线方向的移动来实现刻烛表面的演化,具有计算速率快的优点。Hwang 提出了 一种元胞类方法,这类方法将模拟区域分割为带有材料属性的元胞 ,通过更新元胞内的材料 属性完成元胞“空”与“实”的更新,实现表面的演化,且元胞类算法易于包含清晰的物理化 学过程。 Hagouel 等人提出了一种射线类算法,该类算法是一种直线微分射线方程的应用,该 算法计算效率较快,且容易实现程序化。Sethian 最先将水平集方法引入到等离子体刻烛领 域,对等离子体刻烛剖面演化过程进行模拟,后来 Radjenovrc[i5]等人将二维水平集算法扩 展到三维,得到三维的刻烛形貌。 要满足刻烛工艺的要求,设计反应器和选择运行参数非常关 键,而目前由于对理论与数值研究的不够充分,导致大部分的设计都是依靠工程经验与实验 来进行的。由于集成电路对高精度刻烛的需求,对等离子体刻烛过程进行理论研究和数值分 析方法研究,从而对刻烛工艺参数的选择给出指导性意见就变得非常重要。但就目前的技术 水平来看,没有一款通用商业 CAE 软件能够真正解决 IC 装备研发过程中所遇到的具有鲜明设 备特点的建模、仿真与优化设计问题。IC 装备的研发与其他复杂设备(如飞机、汽车等)的 研发存在本质差异,因此不能简单地套用(或集成)现有商业 CAD/CAE 软件。 IC 装备的独特性, 特别体现在集成电路的制造过程是多场非线性强锅合作用的结果,工艺过程难以建模且 IC 装备的性能指标强烈依赖于工艺试验结果,而极高的制造精度又对数学模型的质量提出了苟 刻的技术指标。以等离子体为代表的复杂问题涉及流、热、粒子碰撞、化学反应、电磁场等
图 3.1 在电容耦合放电等离子体（CCP）中进行的刻蚀过程示意图
等离子体刻蚀工艺的核心问题是在提高刻蚀速率的同时， 又能保证刻蚀过程具有较高的 均匀性、较高的各向异性以及较低的辐照损伤。这不仅仅是一个单纯的技术性问题，更重要
地是要对刻蚀过程中涉及到的一些复杂物理问题进行深层次地研究。 这些物理问题包括： 低 气压放电条件下大面积高密度均匀等离子体的产生机理与方法、 外界放电参数 （如电源功率、 频率、放电气压以及放电模式等）对等离子体参数的调控行为、射频偏压鞘层的物理特性、 带电粒子（尤其是离子）与晶片表面的相互作用机理、刻蚀剖面的演化规律等。 等离子体刻蚀的基本原理是: 腐蚀气体分子在高频电场作用下发生电离形成等离子体， 其电离反应式一般可写为 → A+ + e 式中 表示电离气体， 为正离子， e为电子，A为化学性质很活泼的自由基，自由 基和被刻蚀材料之间的化学反应对材料产生腐蚀作用，反应生成挥发性极强的气体被抽走。 等离子体刻蚀与湿法腐蚀相比最大的优点是可使刻蚀具有强方向性。 刻蚀二元光学元件 时,由于存在着腐蚀窗口,刻蚀光致抗蚀剂层的速率比基片材料的速率要小得多。 通常制作光 刻全息图是在玻璃或其它基底上淀积一层透明介质薄膜或金属薄膜作为基片,由于光致抗蚀 剂中浮雕全息图的连续厚度分布不存在腐蚀窗口,而且基片上淀积的薄膜厚仅约 1μ m,若沿 用刻蚀二元图形的工艺在 Vp<<Vs (Vp 为光致抗蚀剂的刻蚀速率,Vs 为基片材料的刻蚀速率) 条件下刻蚀这种厚度连续变化的图形 ,将会使薄膜中生成的沟槽形状产生严重失真。因此, 为了使光致抗蚀剂中的浮雕能保真地传递到薄膜中,必须适当地控制蚀速比 Vs /Vp。设浮雕 图案的厚度分布为 (x) ,薄膜中的沟槽分布为 (x) , 则有如下关系: (x)=(Vs /Vp) (x) (1)若 (Vs/Vp)=1,则 (x)= (x),薄膜中沟槽的深度分布与光致抗蚀剂中浮雕的厚度 分布完全一致； (2)若(Vs/Vp)>1, (x)> (x),薄膜中生成的浮雕图样的调制深度将增加。但是,当
化学反应,特征尺寸控制较差;另一种是来自百度文库用电场的加速使高能离子轰击被刻蚀材料从而完 成刻蚀的过程,是一种具有良好方向性的纯物理的刻蚀,可以较好的控制线宽但选择比较差。 上述两种方法的结合就能包括化学反应和物理轰击作用 ,从而获得合适的刻蚀速率,侧壁形 貌以及选择比,这种方式就是反应离子刻蚀,在大多数干法刻蚀工艺中都被普遍采用。
等离子体刻蚀工艺的研究现状和发展趋势
摘要：目前等离子体刻蚀工艺已广泛应用于国防工业和民办企业，本文归纳了在实际应用方面的内容，介 绍了从湿法刻蚀到干法刻蚀的发展历程，综述了等离子体刻蚀的研究现状，总结了等离子体刻蚀的机理， 并对未来发展趋势做出了分析。 关键词：等离子体刻蚀工艺，湿法刻蚀，干法刻蚀 Abstract: At present, the technique of plasma etching has been widely used in national defense industry and private enterprises, this paper sums up the content in practical application, introduces the development from wet etching to the dry etching, reviews the current situation of the study of plasma etching , summarizes the mechanism of plasma etching and has made the analysis on the trend of future development. Keyword:plasma etching technology ,wet etching ,dry etching
0 前言
自 19 世纪四十年代至六十年代，人类发明了晶体管，随后出现集成电路，湿法刻蚀工 艺逐渐应用于各种半导体器件的加工过程。 湿法刻蚀是将刻蚀材料浸泡在腐蚀液内进行腐蚀 的技术。简单来说，就是中学化学课中化学溶液腐蚀的概念，它是一种纯化学刻蚀，具有优 良的选择性，刻蚀完当前薄膜就会停止，而不会损坏下面一层其他材料的薄膜。由于所有的 半导体湿法刻蚀都具有各向同性， 所以无论是氧化层还是金属层的刻蚀， 横向刻蚀的宽度都 接近于垂直刻蚀的深度。 这样一来， 上层光刻胶的图案与下层材料上被刻蚀出的图案就会存 在一定的偏差，也就无法高质量地完成图形转移和复制的工作，因此随着特征尺寸的减小， 在图形转移过程中基本不再使用。 直到六十年代人们才发现氧等离子体可用于去除残留碳化物， 并成功地用于等离子体去 胶工艺中。随后很快发展了半导体器件工艺中的干法刻蚀技术。自七十年代初，以辉光放电 产生的气体等离子体进行腐蚀加工，经历了多样化的发展过程，,使技术不断得到完善和创 新。 随着现代科学技术的迅速发展,电子技术越来越被各行各业及国防工业加以广泛利用。 而 MOS 大规模集成电路则是当代电子工业的重要组成部分,它之所以重要是因其集成度高、可 靠、速度快、功耗低、制造工艺简单、用途广等优点所致。由于集成度的不断提高,对器件 的可靠性及加工精度就提出了更高的要求,但原有的化学湿法腐蚀工艺却限制了其发展。为 了克服此不足点,国外发明了一种新的刻蚀工艺——等离子体干法腐蚀工艺,这样就为 MOS 工艺和大规模集成电路开辟了一条新的途径。