最新半导体制造工艺第2章-半导体制造工艺概况PPT课件

2.4 CMOS器件制造工艺
表2-2 20世纪80年代的CMOS工艺流程
2.4 CMOS器件制造工艺
2.4.2 20世纪90年代的CMOS工艺技术 数字通信设备、个人计算机和互联网有关的应用推进了CMOS
工艺技术的发展。特征尺寸从0．8μm到0．18μm，晶圆直径从150m m到300mm ，原有的制造工艺已无法实现如此小的特征尺寸图形的 制作。许多因素都会影响器件的制作，包括衬底中的杂质含量及缺 陷密度、多层金属化之后造成的表面起伏、光刻技术等。20世纪90 年代CMOS工艺技术具有以下特点： 1)器件制作在外延硅上(这样可以消除在CZ法拉单晶过程中的C、O)。 2)采用浅槽隔离技术(取代了局部氧化隔离技术)。
2.2 器件的隔离
图2-2 绝缘体隔离
2.2 器件的隔离
1.局部氧化隔离(LOCOS)工艺 1)热生长一层薄的垫氧层，用来降低氮化物与硅之间的应力。 2)淀积氮化物膜(Si3N4)，作为氧化阻挡层。 3)刻蚀氮化硅，露出隔离区的硅。 4)热氧化，氮化硅作为氧化阻挡层保护下面的硅不被氧化，隔离区 的硅被氧化。 5)去除氮化硅，露出器件区的硅表面，为制作器件做准备。
2.4 CMOS器件制造工艺
3)使用侧墙隔离(防止对源漏区进行更大剂量注入时，源漏区的杂质 过于接近沟道以致可能发生源漏穿透)，钛硅化合物和侧墙隔离解决 了硅铝氧化问题。 4)多晶硅栅和采用钨硅化合物和钛硅化合物实现局部互连，减小了 电阻并提高了器件速度。 5)光刻技术方面使用G-line(436nm)、I-line(365nm)、深紫外线DUV(2 48nm)光源曝光，并使用分辨率高的正性光刻胶，用步进曝光取代整 体曝光。 6)用等离子体刻蚀形成刻蚀图形。 7)湿法刻蚀用于覆盖薄膜的去除。 8)采用立式氧化炉，能使硅片间距更小，更好地控制沾污。
2.4 CMOS器件制造工艺
表2-2 20世纪80年代的CMOS工艺流程
2.4 CMOS器件制造工艺
表2-2 20世纪80年代的CMOS工艺流程
2.4 CMOS器件制造工艺
表2-2 20世纪80年代的CMOS工艺流程
2.4 CMOS器件制造工艺
表2-2 20世纪80年代的CMOS工艺流程
2.4 CMOS器件制造工艺
2.4 CMOS器件制造工艺
9)采用快速热处理系统对离子注入之后的硅片进行退火处理及形成 硅化物，能更快、更好地控制制造过程中的热预算。 10)用直流磁控溅射取代蒸发淀积金属膜。 11)采用多层金属互连技术。 12)钨CVD和CMP(或反刻)形成钨塞，实现层和层之间的互连。 13)Ti和TiN成为钨的阻挡层。 14)Ti作为Al-Cu粘附层，能减小接触电阻。 15)TiN抗反射涂层的应用，可以减小光刻曝光时驻波和反射切口。 16)BPSG通常被用作PMD(金属前绝缘层)。
表2-1 双极型集成电路的工艺过程
2.3 双极型集成电路制造工艺
表2-1 双极型集成电路的工艺过程
2.4 CMOS器件制造工艺
2.4.1 20世纪80年代的CMOS工艺技术 20世纪80年代的CMOS工艺技术具有以下特点: 1)采用场氧化(LOCOS)工艺进行器件间的隔离。 2)采用磷硅玻璃和回流进行平坦化。 3)采用蒸发的方法进行金属层的淀积。 4)使用正性光刻胶进行光刻。 5)使用放大的掩膜版进行成像。 6)用等离子体刻蚀和湿法刻蚀工艺进行图形刻蚀。
半导体制造工艺第2章-半导体制 造工艺概况
第2章 半导体制造工艺概况
第2章 半导体制造工艺概况
2.1 引言 2.2 器件的隔离 2.3 双极型集成电路制造工艺 2.4 CMOS器件制造工艺
2.2 器件的隔离
2)在外延层上淀积二氧化硅(SiO2)，并进行光刻和刻蚀。 3)去除光刻胶，露出隔离区上的N型外延层硅，然后在N型外延层上 进行P型杂质扩散，扩散深度达到衬底，这是双极型集成电路制造工 艺中最费时的一步，使N型的器件区域的底部和侧面均被PN结所包 围，器件就制作在被包围的器件区里。 2.2.2 绝缘体隔离 绝缘体隔离法通常用于MOS集成电路的隔离，用二氧化硅作为绝缘 体，该二氧化硅作为隔离墙，一般来说，二氧化硅隔离用于器件区 域的侧面，器件区域底部的隔离则用PN结来实现。图2⁃2所示为集成 电路中采用绝缘体隔离的例子。深度达到衬底的V型沟槽内侧形成 二氧化硅，再用多晶硅填满，达到绝缘隔离的目的。
表2-1 双极型集成电路的工艺过程
2.3 双极型集成电路制造工艺
表2-1 双极型集成电路的工艺过程
2.3 双极型集成电路制造工艺
表2-1 双极型集成电路的工艺过程
2.3 双极型集成电路制造工艺
表2-1 双极型集成电路的工艺过程
2.3 双极型集成电路制造工艺
表2-1 双极型集成电路的工艺过程
2.3 双极型集成电路制造工艺
2.2 器件的隔离
图2-5 浅槽隔离工艺示意图
2.2 器件的隔离
图2- 6 寄生场氧化MOSFET的示意图
2.2 器件的隔离
3.CMOS集成电路中的隔离
图2-7 CM
图2-8 典型的双极型晶体管 基极和电阻相连的结构示意图
2.3 双极型集成电路制造工艺
图2-3 LOCOS工艺的示意图
2.2 器件的隔离
图2- 4 局部氧化产生的鸟嘴效应
2.2 器件的隔离
2.浅槽隔离工艺 1)热生长一层薄的垫氧层，用来降低氮化物与硅之间的应力。 2)淀积氮化物膜(Si3N4)，作为氧化阻挡层。 3)刻蚀氮化硅，露出隔离区的硅。 4)在掩膜图形暴露区域，热氧化15~20nm的氧化层，使硅表面钝化， 并可以使浅槽填充的淀积氧化物与硅相互隔离，作为有效的阻挡层 可以避免器件中的侧墙漏电流产生。 5)刻蚀露出隔离区的硅，形成硅槽。 6)淀积二氧化硅进行硅槽的填充。 7)二氧化硅表面平坦化(CMP)。 8)去除氮化硅，露出器件区的硅表面，为制作器件做准备。
表2-2 20世纪80年代的CMOS工艺流程
2.4 CMOS器件制造工艺
表2-2 20世纪80年代的CMOS工艺流程
2.4 CMOS器件制造工艺
表2-2 20世纪80年代的CMOS工艺流程
2.4 CMOS器件制造工艺
表2-2 20世纪80年代的CMOS工艺流程
2.4 CMOS器件制造工艺
表2-2 20世纪80年代的CMOS工艺流程