集成电路的工艺分类

钝化层
EB C
SiO
P光+刻胶
SiO2
N+ P
N+
N–-epi
2
P+
P-Sub
N+埋层
EB C
P N+
N+
N–-
P+
epi
隔离的实现
N -epi N -epi 1.P+隔离扩散要扩穿外延- 层，与p个型“衬岛底”连。通。因此，将- n型外延层分割成若干
2. P+隔离接电路最低电位，使“岛” 与“岛” 之间形成两个背靠背的反偏二极
上表面引出，由于P-Sub和N阱的参杂浓度 都较低，为了避免整流接触，电极引出处
必须有浓参杂区。
N-阱
P-Sub
1.2.6 其它MOS工艺简介
双层多晶：易做多晶电容、多晶电阻、叠 栅MOS器件，适合CMOS数/模混合电路、
EEPROM等 多层金属：便于布线，连线短，连线占面
积小，适合大规模、高速CMOS电路
集成电路制造工艺分类
1. 双极型工艺（bipolar） 2. MOS工艺 3. BiMOS工艺
§1-1 双极型集成电路工艺 (典型的PN结隔离工艺)
(P1~5)
1.1.1 工艺流程 衬底准备（P型）氧化 光刻n+埋层区
n+埋层区注入 清洁表面
P-Sub
1.1.1 工艺流程（续1）
生长n-外延 隔离氧化 光刻p+隔离区
参考P阱硅栅CMOS工艺
思考题
1.需要几块光刻掩膜版？各自的作用是什么？ 2.什么是局部氧化（LOCOS ) ？ （Local Oxidation of Silicon)
3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？
5. NMOS和PMOS的源漏如何形成的？ 6.衬底电极如何向外引接？
1.2.1 主要工艺流程 11. 绝缘介质淀积，平整化，光刻通孔(via)
P-Sub
1.2.1 主要工艺流程 12. 蒸镀金属2，反刻金属2（metal2)
P-Sub
1.2.1 主要工艺流程 13. 钝化层淀积，平整化，光刻钝化窗孔 (pad)
P-Sub
1.2.2 光刻掩膜版简图汇总
N阱 有源区多晶 Pplus Nplus 引线孔金属1通孔 金属2钝化
GND
Vi
RVo
T
VDD
外延层电极的引出
欧姆接触电极：金属与掺杂浓度较低的外延 层相接触易形成整流接触（金半接触势垒二极管）。因
此，外延层电极引出处应增加浓扩散。
钝化层
EB C
SiO
P光+刻胶
SiO2
N+ P
N+
N–-epi
2
P+
P-Sub
N+埋层
EB C
N+ P
N–-
N+
P+
epi
埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
P P+ N+ N- P+ P-Sub
P N+ N- P+
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
P P+ N+ N- P+ P-Sub
P N+ N- P+
工艺流程（续6） 钝化 光刻钝化窗口后工序
P P+ N+ N- P+ P-Sub
P N+ N- P+
光刻掩膜版汇总
埋层区隔离墙硼扩区 磷扩区 引线孔 金属连线钝化窗口
N阱
P-Sub
1.2.1 主要工艺流程 5.场区氧化（LOCOS）, 清洁表面
(场区氧化前可做N管场区注入和P管场区注入 ）
P-Sub
1.2.1 主要工艺流程 6. 栅氧化,淀积多晶硅，多晶硅N+掺杂，反 刻多晶 （polysilicon—poly)
P-Sub
1.2.1 主要工艺流程 7. P+ active注入（Pplus）（ 硅栅自对准
1.2.1 主要工艺流程 1.衬底准备
P型单晶片 P+/P外延片
1.2.1 主要工艺流程 2. 氧化、光刻N-阱(nwell)
P-Sub
1.2.1 主要工艺流程 3. N-阱注入，N-阱推进,退火，清洁表面
N阱
P-Sub
1.2.1 主要工艺流程 4. 长薄氧、长氮化硅、光刻场区(active反版)
P阱CMOS工艺，双阱CMOS工艺 E/D NMOS工艺
1.2.7 习题
1.阐述N阱硅栅CMOS集成电路制造工 艺的主要流程，说明流程中需要哪些光
刻掩膜版及其作用。 2. NMOS管源漏区的形成需要哪些光刻
掩膜版。
§1.3 BI CMOS工艺简介
双极型工艺与MOS工艺相结合， 双极型器件与MOS型器件共存，适合
介质隔离：减小漏电流
P+
EN+光OSB刻BPi2 胶
C
N+
P+
P-Sub
N+埋层
EB C
P P N+
N+
+
习题
1.1 工艺流程及光刻掩膜版的作用 1.3（1）①② 识版图
1.5 集成度与工艺水平的关系 1.6 工作电压与材料的关系
§1.2 MOS集成电路工艺 （N阱硅栅CMOS工艺）
(P9~11)
(GPN-D) P
(管GP。N- D)
P (GPN- D)
Sub
N+
Sub
N+
Sub
P光+刻胶
SiO2
E SiOB C
P N+ 2
N+
N–-epi
钝化层
SiO
2
P+
P-Sub
N+埋层
EB C N+ P N+ P+
N–epi
其它双极型集成电路工艺简介
对通隔离：减小隔离所占面积 泡发射区：减小发射区面积 磷穿透扩散：减小串联电阻 离子注入：精确控制参杂浓度和结深
）
P-Sub
1.2.1 主要工艺流程 8. N+ active注入（Nplus —Pplus反版） （ 硅栅自对准）
P-Sub
1.2.1 主要工艺流程 9. 淀积BPSG，光刻接触孔(contact)，回
流
P-Sub
1.2.1 主要工艺流程 10. 蒸镀金属1，反刻金属1（metal1)
P-Sub
1.2.3 局部氧化的作用 1. 提高场区阈值电压 2. 减缓表面台阶
3. 减小表面漏电流
N-阱
P-Sub
1.2.4 硅栅自对准的作用 在硅栅形成后，利用硅栅的遮蔽作用
来形成MOS管的沟道区，使MOS管的沟道 尺寸更精确，寄生电容更小。
N-阱
P-Sub
1.2.5 MOS管衬底电极的引出 NMOS管和PMOS管的衬底电极都从
p+隔离注 p+隔离推
百度文库
入
进
N+ NP-Sub
N+ N-
1.1.1 工艺流程（续2） 光刻硼扩散区硼扩散 氧化
P+ N+
P-Sub
N- P+
N+ N- P+
1.1.1 工艺流程（续3） 光刻磷扩散区 磷扩散氧化
P P+ N+ N- P+ P-Sub
P N+ N- P+
1.1.1 工艺流程（续4） 光刻引线孔 清洁表面