数字电路实验课程

Qn1 D
Qn1 Qn
49
6、触发器功能转换
• 将D触发器和J-K触发器转换成触发器，列 出表达式，画出实验电路图。
• 接入连续脉冲，观察各触发器CP及Q端波 形，比较两者关系。
• 自拟实验数据并填写之。
50
实验五 时序电路测试及研究
实验芯片： 74LS00 二输入端四与非门 74LS10 三输入端三与非门 74LS194 4位双向移位存储器 74LS175 四D触发器
• 分析输出端4种不同频率脉冲信号波形与选 择输入端B、A的关系，并总结数据选择器 作用。
输出 控制
G H L L L L
选择端
数据输出端
B A C0 C1 C2 C3
X X 25 50 100 200
L L 25 50 100 200
L L 25 50 100 200
L H 25 50 100 200
同频率脉冲信号，分 析上述实验结果并总
H L XXH X
L
结数据选择器作用
H H XXX L L
H H XXX H L
35
4. 数据选择器的应用
• 将实验箱上的四个固定连续脉冲按图3.4接 到数据选择器的四个输入端C0、C1、C2和 C3，输出控制端G以及选择输入端B、A的 不同逻辑状态下，分别观察输出端的波形 ，将测试结果填入表3.4中。
22
Ai & 1
Bi
Ci-1
& AiBi Ai 1
& X2 2
AiBi+AiBi
AiBi
&
1
&
X1
2
& 2 Si
& 1
AiBi Bi
& 2 X3
AiBi+AiBiCi-1
& 3
Ci
图 2.3
Ai & 1
Bi
Ci-1
& 1
& X2 2
&
&
1
&
X1
2
2 Si
&
&
2 X3
1
& 3 Ci
图 2.3
3、测试全加器的逻辑功能
• 三部分：输入---逻辑电平；数字电路 核心---TTL芯片；输出---电平指示，示 波器，数码显示
3
Y=ABCD
74LS20 二4输入与非门
4
74LS86 四2 输入异或门
5
Y=AB
74LS00 四2 输入与非门
6
实验一 门电路逻辑功能及测试
实验前按学习机使用说明
先检查学习机电源是否正 常，然后选择实验用的集 成电路，按自己设计的实 验接线图接好连线，特别 注意及地线不能接错。实 验中改动接线需断开电源， 接好线后再通电实验。
39
1、基本R-S FF功能测试
两个TTL与非门首尾相接构成 的基本R-SFF 的电路如图3.1所示
• 试按下面的顺序在 Sd，Rd 端加信号：
Sd 0 Rd 1 Sd 1 Rd 1 Sd 1 Rd 0 Sd 1 Rd 1
Q
3
&
G1
12
Q 6
& G2
45
Sd
Rd
图4.1 基本R-SFF电路 40
数字电路实验课程
电工电子实验中心 黑龙江大学
实验要求
• 当堂交实验交实验报告（第一 个下一次课交）
• 不允许迟到，不早退 • 爱护仪器，损坏仪器要赔偿！
2
实验简介
• 验证性实验---要求自己能验证(预习报 告)
• 一共八个实验，第一个实验报告和第 二个的一起交，前七个每个10分，最 后一个30分，一共100分
51
74LS175 四D 触发器
VCC QD QD 4D 3D QC QC CP
R QA QA 1D 2D QB QB GND
52
1、自循环移位寄存器—环行计数器
“1”
1D
C1 A
R
CP 74LS175
2D
C2 B
R
3D
踪示波器观察Q-CP端 • 波比形较， ，和 有和DF异F的同D点和？端相连接时观察到的Q端的波形48
4. 触发器功能转换
（1）将D触发器和J-K触发器转换成T’触发器 ，列出表达式，画出实验电路图。
（2）接入连续脉冲，观察各触发器CP及Q端 波形，比较两者关系。
（3）自拟实验数据并填写之。
Qn1 JQn KQn CP下降沿到来时有效
H H 25 50 100 200
表 3.4
输出
课后习题
• 总结译码器和数据选择器的使用体会
实验四 触发器R-S，D，J-K
实验目的
1. 熟悉并掌握基本RS触发器的构成， 工作原理和功能测试方法，熟悉并理解 不定的含义。 2. 熟悉并掌握D-FF和JKFF的逻辑功能和
功能测试方法。 3.学会正确使用触发器的集成芯片。
位Z是A、B相与，故半加器可用一个集成异或门和两个与非门组
成如图2.2。在学习机上用异或门和与门接成以上电路。A、B接
电平开关S，Y、Z接电平显示，按表2.2要求改变A、B状态，填
表。
A1 =1
B2
3
输A 0 1 0 1
S 入B 0 0 1 1
10
输Y
1& 2
3
4&6
出Z
2 图2.2 5 2 C
表2.2
41
（2）Sd端接低电平，Rd端加脉冲。 （3）Sd端接高电平，Rd端加脉冲。 （4） 连接Sd、Rd，并加脉冲。
记录并观察(2)(3)(4) 三种情况下Q， Q端状态。从中总结出基本R-SFF 的Q或Q端的状态改变和输入端 Sd 、 Rd的关系。
42
例子
RD 0 1
0
SD 0 0
0
Q
11
1
Q1 0
CP K 2
Rd Q 6
15 8
图4.3
GND
CP下降沿到来时有效
Sd Rd CP J K Q n
Q n1
0 1 XXX X
1 0 XXX X
1 1↓0X 0 1 1↓1X 0 1 1↓X0 1 1 1↓X1 1
表3.3
• 双J-K负边沿触发器74LS112的逻辑符号如4.3所示。 • 自拟实验步骤，测试其功能，并将结果 • 填入表3.3中。若令J=K=1时，CP端加连脉冲，用双
29
74LS139译码器芯片引脚图
30
74LS153数据选择器芯片引脚图 31
1、译码器功能测试
输入
使能 选择
输出
G H
L
L
图2.4
L
• 将74LS139译码器按 L
图2.4接线，按表3.1
输入电平分别置位，
填输出状态表。
B A Y1 Y2 Y3 Y4 XX LL LH HL HH
表3.1
32
• 画出逻辑电路图。 • 在实验箱上按设计的电路图进行接线 • 自拟步骤，测试结果填到表格中。
26
四人表决电路的卡诺图
27
课后习题
• 总结组合逻辑电路的分析方法和设计方法。
28
实验三 译码器和数据选择器
实验目的 1. 熟悉译码器的逻辑功能。 2. 掌握数据选择器的逻辑功能 3. 掌握集成译码器和数据选择器的应用
选择 端
控制
写功能表
B A C0 C1 C2 C3 G
• 将学习机脉冲信号源 X X X X X X H
中固定脉冲4个不同频 L L L X X X L
率号接到数据选择器4 L L H X X X L
个输Hale Waihona Puke Baidu端，
L H XL X X L
• 选择端置位，使输出 L H X X H X L
端可分别观察到4种不 H L X X L X L
1
3
B
&
2
2
C
13 & 11
12 1
4& 6
1 5
Y1
9 &
8
10 1
Y 9&
8
4 & 6 10 2
Y2
52 Y
图 2.1 20
输入
A
B
C
0
0
0
0
0
1
0
1
1
1
1
1
1
1
0
1
0
0
1
0
1
0
1
0
表2.1
输出
Y1
Y2
21
2、测试用异或门（74LS86）和与非门 组成的半加器的逻辑功能
根据半加器的逻辑表达式可知：半加器Y是A、B的异或，而进
输入 AB
L
L
L
H
H
L
H
H
输出
Y
Z
11
4、利用与非门控制输出
• 用一片74LS00按图
1&
3 Y
1.4接线。S接任一 电平开关，用示波
S
21
器观察S对输出脉
冲的控制作用。
图 1.4
12
4、利用与非门控制输出
• 用一片74LS00按图
S
1&
5& 34
6
1.5接线。S接任一
Y 电平开关，用示波
器观察S对输出脉
基本R-S触发器测试
1. 观察并记录FF的， Q、Q 端的状态，
将结果填入下表4.1中，并说明在上
述各种输入状态下，FF执行的是什 么功能？
Sd
Rd
表4.1
Q Q 逻辑功能
01
11
10
11
5. 当Sd 、Rd 都接低电平时，观察 Q ，Q端的状态，当、 同时由低电 平跳为高电平时，注意观察，端的状态，重复3-5次看，端 的状态是否相同，以正确理解“不定”状态的含义。
0
0
1
1
输出 Y
6. 回答问题
• 怎样判断门逻辑功能是否正常？ • 与非门一个接连续脉冲，其余状态什么时候
允许脉冲通过？什么时候禁止脉冲通过？ • 异或门又叫可控反相门，为什么？
17
实验二 组合逻辑电路的设计 及功能测试
预习要求： • 组合逻辑电路的分析方法 • 用与非门和异或门构成的半加器、
全加器的工作原理 • 二进制的运算 • 熟悉组合逻辑电路的分析方法
13
图 1.6
2 2
2 5
6. 用与非门组成其它门电路
• 用二输入端四与非门74LS00组成同或门 （1）写出同或门表达式转化为与非门逻辑表达
式
（2）画出逻辑电路图将与非门转化成同或门的 逻辑电路图
（3）自拟实验步骤，将测试结果填入表1.4中
Y
AB
AB
AB
•
AB
表 1.4
输入 AB
0
0
0
1
D
输出
X =1
输入
Y00
10
00 00
X
Z
Y Y(V)
1 1 00
Z
1 1 10
1 1 11
图 1.2
0 1 01
表1.2
9
3、测试逻辑电路的逻辑函数关系
A
1 &
AB
4 &6
51
9
1& 3 22 Y
B
13 2
& 18
10
图 1.3
12 & 11 13 1 Z
填表1.3，写出逻辑表达式 10
表 1.3
1
1
0
0
0
1
1
0
1
43
2、维持-阻塞型D触发器功能测试
Vcc
4 14
D 2
Sd Q 5
3 CP
Rd Q 6
1
7
GND
74LS74 双D 触发器（正沿触发） 图4.2 D FF逻辑符号
Qn1 D
44
维持-阻塞型D触发器功能测试的实验步骤
(1)分别在Sd、Rd端加低电 平，观察并记录Q，Q端的
Sd Rd CP
2
冲的控制作用。
图 1.5
13
5. 与非门测试平均延迟时间
• 采用环路振荡法测量tpd，输入端A接入 100kHz的固定脉冲，用双踪示波器观察输 入端A和输出端Y的波形，并测量它们之间 的相位差，计算每个门电路的平均延迟时 间tpd。
2
&
35
&
9 6
&
12 8
&
11 1
&
34
&
6
11 41
1
1
10
Vcc
1 14
2& 6 4 57
Y
V
图 1.1
7
1、测试门电路逻辑功能
选用双四输入与非门
输入
输出
74LS20一只，插入 面包板，按图1.1接 线、输入端接S1－S4
1 2 4 5 Y 电压(V) HHH H
（电平开关输出插
口），输出端D1 － D8接显示发光二极管 （任意一个）
LHH H LLHH
A B Ci-1 Ci Si
00 0
01 0
1. 写出图2.3电路的 逻辑表达式
2. 填写表2.3
10 0 11 0 00 1
01 1
10 1
表2.3 1 1 1
25
设计四人表决电路
• 多数赞成决议通过，反之决议未通过，表 决结果用二极管电平指示灯显示
• 若用A、B、C、D表示表决的四人，用Y表 示表决的结果，写出四人表决电路的逻辑 表达式
• 将电平开关按表1.1
LLLH
置位，分别测输出电 压及逻辑状态。
LLL
L
表1.1
8
2、异或门逻辑功能测试
• 选二输入端四异或门电路74LS86，如图1.2接 线，输入端1、2、4、5接电平开关，输出端 A、B、Y接电平显示发光二极管。
• 将电平开关按表1.2置位，将结果填入表中。
A =1
B C =1
2、译码器应用
• 将双2-4线译码器转换为3-8线译码器 • 画出转换电路图。 • 在学习机上接线并验证设计是否正确。 • 设计并填写该3-8译码器功能表，画出输入、
输出波形。
33
3、数据选择器的测试
• 将双4选1数据选择器
数据输出端 输出 输出
74LS153参照图3.3接 线，测试其功能并填
18
1. 组合逻辑电路功能测试
用两片74LS00芯片组成如图电路，为便于接 线与检查，已经给出芯片的编号与引脚。 （1）A、B、C接S0-S9逻辑电平中任意三个。 （2）改变输入端A、B和C的逻辑状态，测试
输出Y1和Y2的值，完成表2.1。 （3）写出输出端Y1和Y2的逻辑表达式。
19
1
A
&
13 2
1
整理上述实验数据，将结果
填入表3.2中。
表4.2 45
• 令Sd=Rd=1，将D和端相连，CP加连续脉冲 ，用双踪示波器观察并记录Q相对与CP的波 形。
46
3、负边沿J-K触发器功能测试
74LS112 双J-K触发器（负沿触发） 47
Qn1 JQn KQn
Vcc 4 16
J 13
Sd Q 5
D
状态。
0 1x x
Q n Q n1
0
(2)令Sd、Rd端为高电平，D
1
端分别接高，低电平，用点 1 0 x x 0
动脉冲作为CP，观察并记录
1
当CP为0、↑、1、↓时Q端的 1 状态变化。
1↑
0
0
(3)当Sd=Rd=1、CP=0（或
1
CP=1），改变D端信号，观 1 1 ↑ 1 0
察Q端的状态是否变化？