数字电子线路时序逻辑电路的设计与分析

CP是触发器的特殊输入信号，只控制输入信号对触发 器输出端产生作用的时间（或时刻），不影响触发器的逻 辑功能。CP信号对触发器产生控制作用称为触发。受CP信 号控制的输入信号称为同步输入信号。
CP信号的控制方式有电平触发和边沿触发两种类型。
CP信号线加标“∧”符号表示边沿触发，无此符号为 电平触发。
• R0（无效态）、S1（有效态）时，无论触发 器的现态Qn为何值，次态都为1，Qn11，称 为触发器置1（又叫置位SET）。
• R0，S0（两信号都无效）时，两个与非门相 互锁定，保持触发器的原来状态，Qn1Qn， 称为触发器的保持态。
• R1，S1（两个信号都有效）时，两个与非门 输出都为1，为异常的不定态。显然这种情况 是不允许出现的，在使用中要注意约束。
第1节 时序电路的记忆单元——触发器
• 触发器是具有记忆功能的基本单元，是构成时序逻辑电路 的主体。
• 在理论上触发器应设有两个互补输出端：Q、 （实用中可 按需要选其中一个），以Q端的状态代表触发器的状态， Q=1为触发器的1态，Q=0为触发器的0态。若两个输出端 出现同时为1或同时为0的状态时，则称为触发器的异常 （不确定）状态，是不允许出现（应该约束）的状态。
表4-6 D触发器逻辑功能表
D
逻辑功能
0
置0（Qn1=0）
1
置1（Qn1=1）
图4-10 D触发器构成及符号
Qn1 Qn
D触发器的特性方程：
2、J-K触发器 表4-7 J-K触发器的逻辑功能表
JK
逻辑功能
00
保持（Qn1=Qn）
01
置0（Qn1=0）
10
置1（Qn1=1）
11
翻转（ ）
J-K触发器的功能可用D触发器转换实现，转换逻辑是:
R 1 、S 1（两信号都无效）时，两个与非门相互锁定， 保持触发器的原来状态，Qn1Qn，称为触发器的保持 态。
R 0 、S 0（两个信号都有效）时，两个与非门输出都 为1，为异常的不定态。显然这种情况是不允许出现的， 在使用中要注意约束。
表4-5 与非门结构R-S触发器的逻辑功能表
逻辑功能
表4-3 或非门结构R-S触发器的逻辑功能
RS
逻辑功能
00
保持（Qn1=Qn）
01
置1（Qn1=1）
10
置0（Qn1=0）
11
不定态
图4-3 或非结构R-S触发器的波形图
图4-4 实际产品CC4044B的单元电路
、
2、输入信号为低电平有效的基本R-S触发器
用 R 、S 表示触发器的两个低电平有效的输入信号。
• 为表述触发器输出状态的时序性变化，常用Qn表示其当前 状态（现态），Qn1表示下一个状态（次态）。触发器的 次态Qn1由输入信号和现态Qn之间的逻辑关系决定，体现 触发器的功能。
• 具有确定逻辑功能的触发器共有五种，表述触发器逻辑功 能的表达式称为触发器的特性方程（就是触发器的逻辑功 能表达式）。
00
不定态
01
置0（Qn1=0）
10
置1（Qn1=1）
11
保持（Qn1=Qn）
图4-7 与非结构R-S触发器的波形图
图4-8 74279内部结构和引脚分布
图4-9 4043B的单元电路 （a）单元电路 （b）E信号逻辑 （c）引脚信号
二、 D触发器和J-K触发器
• 1、D触发器
• D触发器的输入信号只有1个，名称为D。D 触发器是用基本R-S触发器附加转换逻辑实 现的。
触发器的记忆原理是把输出信号引回输入端，形成信 号反馈，使电路中构成自锁定功能。
1、输入信号高电平有效的基本R-S触发器 输入信号高电平有效的基本R-S触发器要用或非门
构成。
（1）逻辑真值表和特性方程
表4-2高电平有效的基本R-S触发器逻辑功能真值表
输入信号
输出信号
Qn
R
S
Qn1
0
0
0
0
0
0
1
1
0
名称 项目
表4-1 五种触发器的逻辑功能表
R-S
D
J-K
T
T’
置0
√
√
√
置1
√
√
√
功能
保持
√
√
√
翻转
√
√
√
特性方程
=D
（约束式）
说明：“√”符号表示触发器具有该项功能。R-S、D、J-K、 T四种触发器分别以输入信号命名，T’触发器特殊。
一、基本R-S触发器
基本R-S触发器是结构最简单的触发器，又是构成各类 触发器的基本单元。
图4-6 与非门结构的基本R-S触发器
（1）功能分析
R 0（有效态）、S 1（无效态）时，无论触发器的现 态Qn为何值，次态都为0，Qn10，称为触发器置0 （也称复位RESET）。
R 1（无效态）、S 0（有效态）时，无论触发器的现 态Qn为何值，次态都为1，Qn11，称为触发器置1 （又叫置位SET）。
电平触发又分为高电平触发和低电平触发（加“○” 表示）两种。
边沿触发也分为上升沿触发（正触发）和下降沿触 发（负触发，加“○”表示）两种。
上升沿触发是触发器的状态变化发生在CP信号由低 电平上升变为高电平的时刻，在真值表中用↑表示，在波 形分析时，把箭头符号表在CP脉冲上，成为“ ”状。 下降沿触发是触发器的状态变化发生在CP信号由高电平 下降变为低电平的时刻，在真值表中用↓符号表示，在波 形分析时，把箭头符号表在CP脉冲上，成为“ ”状。
图4-11 D触发器转换为J-K触发器 （a）D转换为J-K（b）J-K触发器符号
三、同步触发器
1、同步控制信号 触发器的输入信号直接影响输出端的状态，影响触发
器的使用。给触发器增加时钟脉冲（CP），用于控制输入 信号对输出端产生作用的时间（或时刻）。有CP信号的触 发器叫做同步触发器。
图4-12 同步D触发器结构
1
0
0ห้องสมุดไป่ตู้
0
1
1
（不定）
1
0
0
1
1
0
1
1
1
1
0
0
1
1
1
（不定）
图4-1 或非门基本R-S触发器逻辑化简
高电平有效触发器的特性方程： 表达式两边同时取反，并把右边变为或非结构：
约束R、S不能同时为1:
图4-2 或非门基本R-S触发器电路、标准画法
（3）功能分析
• R1（有效态）、S0（无效态）时，无论触发 器的现态Qn为何值，次态都为0，Qn10，称 为触发器置0（也称复位RESET）。
表4-4 输入信号为低电平有效的 基本R-S触发器的全状态真值表
输入信号
输出信号
0
0
0
×
0
0
1
0
0
1
0
1
0
1
1
0
1
0
0
×
1
0
1
0
1
1
0
1
1
1
1
1
图4-5 与非结构R-S触发器的逻辑化简
与非门基本R-S触发器的特性方程：
Qn1 RQn S R S 1
+ =1为约束表达式，约束 、 不能同时为0。 应用德·摩根定律把主式变换为与非-与非式：