山东大学数字电路校内题试题

试卷A

一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每

小题2分，共20分）

1.将十进制数（18）10转换成八进制数是 [ ] ① 20 ② 22 ③ 21 ④ 23

2. 三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 [ ] ① m2 ② m5 ③ m3 ④ m7

3.一片64k ×8存储容量的只读存储器（ROM ），有 [ ] ①64条地址线和8条数据线 ②64条地址线和16条数据线 ③16条地址线和8条数据线 ④16条地址线和16条数据线

4.下列关于TTL 与非门的输出电阻描述中，正确的是 [ ]

①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻 5.以下各种ADC 中，转换速度最慢的是 [ ]

① 并联比较型 ② 逐次逼进型 ③ 双积分型 ④ 以上各型速度相同 6. 关于PAL 器件与或阵列说法正确的是 [ ] ① 只有与阵列可编程 ② 都是可编程的 ③ 只有或阵列可编程 ④ 都是不可编程的 7. 当三态门输出高阻状态时，输出电阻为 [ ]

① 无穷大 ② 约100欧姆 ③ 无穷小 ④ 约10欧姆 8.通常DAC 中的输出端运算放大器作用是 [ ] ① 倒相 ② 放大 ③ 积分 ④ 求和

9. 16个触发器构成计数器，该计数器可能的最大计数模值是 [ ] ① 16 ② 32 ③ 162 ④ 216

10.一个64选1的数据选择器有（ ）个选择控制信号输入端。 [ ] ① 6 ② 16 ③ 32 ④ 64

二、填空题（把正确的内容填在题后的括号内。每空1分，共15分。）

1．已知一个四变量的逻辑函数的标准最小项表示为

()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标准表示

=*F ，以及=F ，使用最大项标准表示=F ，以及=F 。 2．具有典型实用意义的可编程逻辑器件包括 ， ， ， 。

3．为了构成4K ×16bit 的RAM ，需要 块1K ×8bit 的RAM ，地址线的 高 位作为地址译码的输入，地址译码使用的是 译码器。

4．在AD 的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为 Δ，如果使用舍去小数法，最大量化误差为 Δ。

5．如果用J-K 触发器来实现T 触发器功能，则T,J,K 三者关系为 ；如果要用J-K 触发器

来实现D 触发器功能，则D,J,K 三者关系为 。 三、

简答题（每小题5分，共10分）

1．用基本公式和定理证明下列等式：

()ABC BC A C AB B C AB ++=+

2．给出J-K 触发器的特征方程，状态转移真值表，状态转移图。 四、

分析题（25分）

1．8选1数据选择器CC4512的逻辑功能如表4.1所示。试写出图4.1所示电路输出端F

的最简与或形式的表达式。（9分）

表4.1 CC4512功能表

2. 如图4.2电路由CMOS 传输门构成。试写出输出端的逻辑表达式。（8分）

图4.2

3． 试分析图4.3所示时序电路。（8分） (1) 该电路是同步的还是异步的？

(2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。

五、设计题（30分）

1． 设计一个PLA 形式的全减器。设A 为被减数，B 为减数，C 为低位借位，差为D ，向高位的借位为CO 。完成对PLA 逻辑阵列图的编程。（10分）

图5.1 PLA 逻辑阵列图

2． 试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为500 Hz ，占空比等于60％，积分电容等于1000 pF 。（10分） （1）画出电路连接图； （2）画出工作波形图； （3）计算R 1、R 2的取值。

3． 用中规模集成十六进制同步计数器74161设计一个13进制的计数器。要求计数器必须包括状态0000和1111，并且利用CO 端作13进制计数器的进位输出。74161的功能表如下，可以附加必要的门电路（10分）

图5.2

试题B

一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每

小题2分，共20分）

1. 将十进制数（3.5）10转换成二进制数是 [ ] ① 11.11 ② 10.11 ③ 10.01 ④ 11.10

2. 函数()B A A F ⊕=的结果是 [ ] ①AB ② B A ③B A ④ B A

3. 一片2k ×16存储容量的只读存储器（ROM ），有[ ]个字节 ①2000 ②4000 ③2048 ④4096

4. 下列关于TTL 与非门的输出电阻描述中，正确的是 [ ]

①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻

5. 在ADC 工作过程中，包括保持a ，采样b ，编码c ，量化d 四个过程，他们先后顺序应

该是 [ ]

① abcd ② bcda ③ cbad ④ badc 6. 第一种具有实用意义的可编程器件是 [ ] ① PAL ② GAL ③ CPLD ④ FPGA 7. 可以直接现与的器件是 [ ]

① OC 门 ② I 2L 门 ③ ECL 门 ④ TTL 门

8. 一个时钟占空比为1：4，则一个周期内高低电平持续时间之比为 [ ] ① 1：3 ② 1：4 ③ 1：5 ④ 1：6

9. 一个二进制序列检测电路，当输入序列中连续输入5位数码均为1时，电路输出1，则同步时序电路最简状态数为 [ ] ① 4 ② 5 ③ 6 ④ 7 10. 芯片74LS04中，LS 表示 [ ]

① 高速COMS ② 低功耗肖特基 ③ 低速肖特基 ④ 低密度高速 二、填空题（把正确的内容填在题后的括号内。每空2分，共30分。）

1. 如图1所示电路，有2REF 1REF V V >。当输入电压1REF I V v >时，输出电压为 ，当输入电压

2REF I V v 〈时，输出电压为

。

图1

2、对于同步计数器74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为 个周期。

3．4位DAC 中，基准电压=10V ，D3D2D1D0=1010时对应的输出电压为 。

4．D 触发器的状态方程为 ；如果用D 触发器来实现T 触发器功能，则T 、D 间的关系为 ；如果要用D 触发器来实现J-K 触发器功能，则D,J,K 三者关系为 。 5．为了构成8K×32bit 的RAM ，需要 块2K×8bit 的RAM ，地址线的高