3.2.3三态输出和漏极开路输出的CMOS门电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
作业
P102 3.6
2. 开关电气特性和参数
也称动态特性，是指电路在状态转换过程中的电压、 电流特性。
(1) 传输延迟时间tpd
tpd=(tpHL+tpLH)/2
CL越小越有利于减小tpd和改善输出电压波形。 在CL＝50pF的条件下，74HC04的传输延迟时间tpd约为9ns。
(2) 动态功耗
PD
PL PT (PL：C
充、 放电产生的功耗；P
L
：
T
瞬变功耗）
(CL
Cpd )VD2D
f
(C
：
pd
功耗电容；f：
输入信号频率）
（3）输入电容CI：包括输入级的一对MOS管的栅极电容以及 输入保护电路的接线杂散电容。
3. 各种系列CMOS数字集成电路的性能比较
4000系列：工作电压范围比较宽（3~18V），但存在着传 输延迟时间长（60~100ns）、负载能力弱的缺点。
iC ≈ 0 uCE ≈ VCC
ic ≈ iB
iC＝ICS≈
VCC Rc
且不随iB增加 而增加
uCE＝VCC－iCRc uCE =VCES≈ 0.2 V
c、e间等 效内阻
很大，约为
数百千欧，相 当于开关断开
可变
很小，约为数 百欧，相当于 开关闭合
三极管的开关等效电路
小结
掌握CMOS的三态门、OD门的逻辑功能及其应 用。 掌握CMOS门电路的性能参数及意义。
RP (VDD VOH ) (nIOH m1I IH ) RP(max)
为保证流入 OD门的电流不超过允许的 低 电平输出电流最大值 I OL(max，) RP不能太小 I L (VDD VOL ) RP I OL(max)
RP (VDD VOL ) (I OL(max) m2 I 百度文库L ) RP(min)
m1、m2的取值要根据负载门的情况来确定 但对于OD门：m1=m2都为负载门输入端数。 RP的取值范围为：RP(min)RPRP(max)
漏极开路输出的CMOS门电路的用途：接成总线结构 只要任何时候C1、C2、C3当中只有一个为1，
就可以在同一条总线上分时传送A´1 、A´2、 A´3信 号。
HC/HCT系列是高速CMOS逻辑系列的简称。当VDD=5V时， tpd=10ns；输出高、低电平时的最大负载电流达4mA。
HC系列和HCT系列的区别在于：HC系列的工作电压范围 较宽（2~6V），但它的输入、输出电平和负载能力不能和TTL 电路兼容，适用于单纯由CMOS器件组成的系统中。而HCT系 列一般仅工作在5V电源电压下，在输入、输出电平和负载能力 上均可与TTL电路兼容，适用于由CMOS与TTL混合的系统中。
(2) 输出高电平VOH和输出低电平VOL VDD为+5V时， 74HC系列集成电路的VOH(min)为4.4V
（当输出端流出的负载电流为－4mA时），VOL(max)为 0.33V（当流入输出端的负载电流为4mA时）。
(3) 噪声容限VNH和VNL
VNH＝VOH(min)－ VIH(min) ＝4.3－3.5＝0.8V
(5) 高电平输出电流IOH和低电平输出电流IOL 空载时，VOH≈VDD、VOL≈0
特别禁止输出端直接与电源或地相连
为了保证VOH≥VOH（min）、VOL≤VOL（max），分别 规定了高电平输出电流的最大值IOH（max）和低电平输 出电流的最大值IOL（max）。在74HC系列电路中，当VDD ＝5V时，RON(N)不大于50Ω，而RON(p)在100Ω 以内。
目前通过改进制造工艺，已经可以做到一般情 况下不会发生，但还不能绝对避免。
3.2.5 CMOS电路的电气特性和参数
1. 直流电气特性和参数 也称静态特性，指电路处于稳定工作状态下的电 压、电流特性，通常用一系列电气参数来描述。
(1) 输入高电平VIH和输入低电平VIL VDD为+5V时，74HC系列集成电路的VIH(min)约为3.5V， VIL(max)约为1.5V。
vI=5V时:
iB > ICS
, vO＝VCE≈0.2V，c、e极之间近似于短路
三极管的开关条件
工作状态
截止
放大
饱和
条件
uBE<VTH iB≈0
0 < iB <
I CS
iB > ICS
偏置情况
发射结和集 电结均为反偏
发射结正偏， 发射结和集 集电结反偏 电结均为正偏
工
集电极电 流
作
特
点 管压降
AHC/AHCT系列是改进的高速CMOS逻辑系列的简称。当 VDD=5V时，tpd=3ns左右；输出高、低电平时的最大负载电流 达8mA。
LVC是低压CMOS逻辑系列的简称。工作电源电压为 （1.65~3.6V）；当VDD=5V时，tpd=3.8ns；输出高、低电平时 的最大负载电流达24mA。 此外，LVC系列还提供了多种用于5~3.3V逻辑电平转换的器件。
VNL＝VIL(max)－ VOL(max) ＝1.5－0.33＝1.17V
(4) 高电平输入电流IIH和低电平输入电流IIL IIH(max)和 IIL(max)通常在1μA 以下。 为防止异常情况时损坏输入保护电路，常在输入端与 信号源之间串接保护电阻，以限制输入电流的大小。 CMOS门电路的多余输入端不能悬空。可以与有用端 并联，也可以按逻辑功能接VDD（对于与输入端）或接地 （对于或输入端）。
三态门电路的应用
（2）、用三态门实现数据双向传输
EN=0
G1高阻、G2工作
数据从总线经G2传输
EN=1 G2高阻、G1工作 数据经G1传输到总线
2. 漏极开路输出的门电路简称OD门
(a)工作时必须外接电源和电阻;
实现逻辑电平的变换：输出高电平等 于外接电源值
(b)与非逻辑不变；
(c) 可以实现线与功能。
（将多个OD门电路的输出端相连 完成“与”的功能）
Y=Y1Y2=(AB) ´(CD) ´
逻辑符号
上拉电阻RP的计算方法
• 将n个OD门接成“线与”结构，并考虑存在负载电流IL 的情况下，电路如图所示：
为保证输出电压高于VOH，RP不能太大， VDD (nIOH I L )RP VOH
ALVC系列是改进的LVC逻辑系列的简称。性能更加优越。
型号开头的“74”或“54”是TI公司产品的标志。 74——民用产品，工作环境温度为-40~850C 54 ——军用产品，工作环境温度为-55~1250C
在诸多系列的CMOS电路产品中，只要产品型号最后的数 字相同，则它们的逻辑功能就是一样的；但它们的电气性能和 参数就各不相同了。见表3.2.1
三态与非门 （0 控制有效）
Y=
AB （EN=0 时） 高阻 （EN= 1 时）
三态门电路的应用
（1）、用三态门接成总线结构
强调：
1、任何时刻只有一个三态门 处于工作状态，其余三态门 处于高阻状态。
按一定顺序将信号分时 送到总线上传输。
2、从高阻态到高（低）电 平输出的转换时间略大于从 高（低）电平输出转换到高 阻态的时间。
Y
A
0V 规定3.3V以上为1 0
3.3V
0
3.3V 0.3V以下为0
1
3.3V
1
BY 00 11 01 11
二极管构成的门电路的缺点
• 电平有偏移 • 带负载能力差
•只用于IC内部电路
3.3.2 双极型的三极管的开关特性
vI=0V时: iB0，iC0，vO＝VCE≈VCC，c、e极之间近似于开路,
逻辑符号
A1
Y
EN EN
A1
Y
EN EN
A& B
Y
EN EN
A& B
Y
EN EN
名称
输出表达式
三态非门 （1 控制有效）
三态非门 （0 控制有效）
三态与非门 （1 控制有效）
Y = A （EN=1 时） 高阻 （EN=0 时）
Y=
A （EN= 0 时） 高阻 （EN= 1 时）
Y=
AB （EN=1 时） 高阻 （EN= 0 时）
3.2.4 CMOS电路的静电防护和锁定效应
1. 静电防护
为了防止静电击穿，在CMOS集成电路的每个输入端 都设置了输入保护电路。
2. 锁定效应 当CMOS电路的输入端或输出端出现瞬时高压
时，有可能使电路进入这样一种状态，即电源至 电路公共端之间有很大的电流流过，输入端也失 去了控制作用。
在电路工作过程中，尤其是接通和切断电源 时，应避免出现输入端或输出端的电压高于电源 电压的情况。
3.2.3 三态输出和漏极开路输出的CMOS门电路
1. 三态输出的门电路
控制端也叫使能端
互补电路结构的CMOS门电 路是禁止输出端直接相连的。
“三态”：指输出为高 电平、低电平和高阻态。
EN 0时 ，Y A EN 1时 ，Y Z(高 阻)
低电平有效的三态非门
逻辑符号：
常用三态门的图形符号和输出逻辑表达式
Y 1.0V 1.0V 1.0V 4.7V
A 规定4V以上为1 0
0
1V以下为0
1 1
BY 00 10 00 11
二极管或门
设VCC = 5V 加到A,B的 VIH=4V
VIL=0.3V
二极管导通时 VDF=0.7V
A 0.3V 0.3V 4.0V 4.0V
B 0.3V 4.0V 0.3V 4.0V
3.3 双极型半导体二极管和三极管的开关特性
3.3.1 双极型二极管的开关特性和二极管门电路 二极管的开关等效电路：
二极管与门
设VCC = 5V 加到A,B的 VIH=4V
VIL=0.3V
二极管导通时 VDF=0.7V
A 0.3V 0.3V 4.0V 4.0V
B 0.3V 4.0V 0.3V 4.0V
P102 3.6
2. 开关电气特性和参数
也称动态特性，是指电路在状态转换过程中的电压、 电流特性。
(1) 传输延迟时间tpd
tpd=(tpHL+tpLH)/2
CL越小越有利于减小tpd和改善输出电压波形。 在CL＝50pF的条件下，74HC04的传输延迟时间tpd约为9ns。
(2) 动态功耗
PD
PL PT (PL：C
充、 放电产生的功耗；P
L
：
T
瞬变功耗）
(CL
Cpd )VD2D
f
(C
：
pd
功耗电容；f：
输入信号频率）
（3）输入电容CI：包括输入级的一对MOS管的栅极电容以及 输入保护电路的接线杂散电容。
3. 各种系列CMOS数字集成电路的性能比较
4000系列：工作电压范围比较宽（3~18V），但存在着传 输延迟时间长（60~100ns）、负载能力弱的缺点。
iC ≈ 0 uCE ≈ VCC
ic ≈ iB
iC＝ICS≈
VCC Rc
且不随iB增加 而增加
uCE＝VCC－iCRc uCE =VCES≈ 0.2 V
c、e间等 效内阻
很大，约为
数百千欧，相 当于开关断开
可变
很小，约为数 百欧，相当于 开关闭合
三极管的开关等效电路
小结
掌握CMOS的三态门、OD门的逻辑功能及其应 用。 掌握CMOS门电路的性能参数及意义。
RP (VDD VOH ) (nIOH m1I IH ) RP(max)
为保证流入 OD门的电流不超过允许的 低 电平输出电流最大值 I OL(max，) RP不能太小 I L (VDD VOL ) RP I OL(max)
RP (VDD VOL ) (I OL(max) m2 I 百度文库L ) RP(min)
m1、m2的取值要根据负载门的情况来确定 但对于OD门：m1=m2都为负载门输入端数。 RP的取值范围为：RP(min)RPRP(max)
漏极开路输出的CMOS门电路的用途：接成总线结构 只要任何时候C1、C2、C3当中只有一个为1，
就可以在同一条总线上分时传送A´1 、A´2、 A´3信 号。
HC/HCT系列是高速CMOS逻辑系列的简称。当VDD=5V时， tpd=10ns；输出高、低电平时的最大负载电流达4mA。
HC系列和HCT系列的区别在于：HC系列的工作电压范围 较宽（2~6V），但它的输入、输出电平和负载能力不能和TTL 电路兼容，适用于单纯由CMOS器件组成的系统中。而HCT系 列一般仅工作在5V电源电压下，在输入、输出电平和负载能力 上均可与TTL电路兼容，适用于由CMOS与TTL混合的系统中。
(2) 输出高电平VOH和输出低电平VOL VDD为+5V时， 74HC系列集成电路的VOH(min)为4.4V
（当输出端流出的负载电流为－4mA时），VOL(max)为 0.33V（当流入输出端的负载电流为4mA时）。
(3) 噪声容限VNH和VNL
VNH＝VOH(min)－ VIH(min) ＝4.3－3.5＝0.8V
(5) 高电平输出电流IOH和低电平输出电流IOL 空载时，VOH≈VDD、VOL≈0
特别禁止输出端直接与电源或地相连
为了保证VOH≥VOH（min）、VOL≤VOL（max），分别 规定了高电平输出电流的最大值IOH（max）和低电平输 出电流的最大值IOL（max）。在74HC系列电路中，当VDD ＝5V时，RON(N)不大于50Ω，而RON(p)在100Ω 以内。
目前通过改进制造工艺，已经可以做到一般情 况下不会发生，但还不能绝对避免。
3.2.5 CMOS电路的电气特性和参数
1. 直流电气特性和参数 也称静态特性，指电路处于稳定工作状态下的电 压、电流特性，通常用一系列电气参数来描述。
(1) 输入高电平VIH和输入低电平VIL VDD为+5V时，74HC系列集成电路的VIH(min)约为3.5V， VIL(max)约为1.5V。
vI=5V时:
iB > ICS
, vO＝VCE≈0.2V，c、e极之间近似于短路
三极管的开关条件
工作状态
截止
放大
饱和
条件
uBE<VTH iB≈0
0 < iB <
I CS
iB > ICS
偏置情况
发射结和集 电结均为反偏
发射结正偏， 发射结和集 集电结反偏 电结均为正偏
工
集电极电 流
作
特
点 管压降
AHC/AHCT系列是改进的高速CMOS逻辑系列的简称。当 VDD=5V时，tpd=3ns左右；输出高、低电平时的最大负载电流 达8mA。
LVC是低压CMOS逻辑系列的简称。工作电源电压为 （1.65~3.6V）；当VDD=5V时，tpd=3.8ns；输出高、低电平时 的最大负载电流达24mA。 此外，LVC系列还提供了多种用于5~3.3V逻辑电平转换的器件。
VNL＝VIL(max)－ VOL(max) ＝1.5－0.33＝1.17V
(4) 高电平输入电流IIH和低电平输入电流IIL IIH(max)和 IIL(max)通常在1μA 以下。 为防止异常情况时损坏输入保护电路，常在输入端与 信号源之间串接保护电阻，以限制输入电流的大小。 CMOS门电路的多余输入端不能悬空。可以与有用端 并联，也可以按逻辑功能接VDD（对于与输入端）或接地 （对于或输入端）。
三态门电路的应用
（2）、用三态门实现数据双向传输
EN=0
G1高阻、G2工作
数据从总线经G2传输
EN=1 G2高阻、G1工作 数据经G1传输到总线
2. 漏极开路输出的门电路简称OD门
(a)工作时必须外接电源和电阻;
实现逻辑电平的变换：输出高电平等 于外接电源值
(b)与非逻辑不变；
(c) 可以实现线与功能。
（将多个OD门电路的输出端相连 完成“与”的功能）
Y=Y1Y2=(AB) ´(CD) ´
逻辑符号
上拉电阻RP的计算方法
• 将n个OD门接成“线与”结构，并考虑存在负载电流IL 的情况下，电路如图所示：
为保证输出电压高于VOH，RP不能太大， VDD (nIOH I L )RP VOH
ALVC系列是改进的LVC逻辑系列的简称。性能更加优越。
型号开头的“74”或“54”是TI公司产品的标志。 74——民用产品，工作环境温度为-40~850C 54 ——军用产品，工作环境温度为-55~1250C
在诸多系列的CMOS电路产品中，只要产品型号最后的数 字相同，则它们的逻辑功能就是一样的；但它们的电气性能和 参数就各不相同了。见表3.2.1
三态与非门 （0 控制有效）
Y=
AB （EN=0 时） 高阻 （EN= 1 时）
三态门电路的应用
（1）、用三态门接成总线结构
强调：
1、任何时刻只有一个三态门 处于工作状态，其余三态门 处于高阻状态。
按一定顺序将信号分时 送到总线上传输。
2、从高阻态到高（低）电 平输出的转换时间略大于从 高（低）电平输出转换到高 阻态的时间。
Y
A
0V 规定3.3V以上为1 0
3.3V
0
3.3V 0.3V以下为0
1
3.3V
1
BY 00 11 01 11
二极管构成的门电路的缺点
• 电平有偏移 • 带负载能力差
•只用于IC内部电路
3.3.2 双极型的三极管的开关特性
vI=0V时: iB0，iC0，vO＝VCE≈VCC，c、e极之间近似于开路,
逻辑符号
A1
Y
EN EN
A1
Y
EN EN
A& B
Y
EN EN
A& B
Y
EN EN
名称
输出表达式
三态非门 （1 控制有效）
三态非门 （0 控制有效）
三态与非门 （1 控制有效）
Y = A （EN=1 时） 高阻 （EN=0 时）
Y=
A （EN= 0 时） 高阻 （EN= 1 时）
Y=
AB （EN=1 时） 高阻 （EN= 0 时）
3.2.4 CMOS电路的静电防护和锁定效应
1. 静电防护
为了防止静电击穿，在CMOS集成电路的每个输入端 都设置了输入保护电路。
2. 锁定效应 当CMOS电路的输入端或输出端出现瞬时高压
时，有可能使电路进入这样一种状态，即电源至 电路公共端之间有很大的电流流过，输入端也失 去了控制作用。
在电路工作过程中，尤其是接通和切断电源 时，应避免出现输入端或输出端的电压高于电源 电压的情况。
3.2.3 三态输出和漏极开路输出的CMOS门电路
1. 三态输出的门电路
控制端也叫使能端
互补电路结构的CMOS门电 路是禁止输出端直接相连的。
“三态”：指输出为高 电平、低电平和高阻态。
EN 0时 ，Y A EN 1时 ，Y Z(高 阻)
低电平有效的三态非门
逻辑符号：
常用三态门的图形符号和输出逻辑表达式
Y 1.0V 1.0V 1.0V 4.7V
A 规定4V以上为1 0
0
1V以下为0
1 1
BY 00 10 00 11
二极管或门
设VCC = 5V 加到A,B的 VIH=4V
VIL=0.3V
二极管导通时 VDF=0.7V
A 0.3V 0.3V 4.0V 4.0V
B 0.3V 4.0V 0.3V 4.0V
3.3 双极型半导体二极管和三极管的开关特性
3.3.1 双极型二极管的开关特性和二极管门电路 二极管的开关等效电路：
二极管与门
设VCC = 5V 加到A,B的 VIH=4V
VIL=0.3V
二极管导通时 VDF=0.7V
A 0.3V 0.3V 4.0V 4.0V
B 0.3V 4.0V 0.3V 4.0V