纠错码卷积码演示文稿
合集下载
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1 D 1 0 H (D) 1 D2 0 1
1 0 1 D
G(D)
0
1
1
D2
显然它们是对偶码
H (D) 1 D,1 D2,1
7
大数逻辑译码
由H(D)容易求出(3,1,2)和其对偶码(3,2,2)的校验 矩阵H
110
101
H1
100 000
110 101
000 100 110
100 000 101
13
序列译码
Viterbi译码算法存在的问题
➢ 对m值很大的情况不适用——误码率很难做的很低 ➢ 译每一个分支的计算量不变 ➢ Viterbi译码中路径度量计算方法不适用于比较不同长度的路径,
如 R =(10,10,00,01,11,01,00) C5=(11,10,00,01,10,01) C0=(11) d(R0…R5, C5)=2 d(R0, C0)=1
111
H2 100 111
010 100 111
8
大数逻辑译码
由H1可组成(3,1,2)码的以下4个对e01正交的校验和式:
s01 e01 e02
s02 e01
e03
s11 e01
s22 e01
e11 e12
e21 e23
由H2可得到对e01和e02正交的校验和式:
s0 e01 e02 e03
大数逻辑译码
4. 同时,纠错信号也反馈至伴随式寄存器修正伴随式,以 消除此错误的影响。如果大数判决门没有输出,则说明 第0子组的信息元没有错误,这时从编码器中直接将信息 元输出。 译码器每接收一个码段就对此时前m个时刻输入的码 段译码,故该类译码器的译码约束度等于编码约束度为 m+1。 由于伴随式寄存器中一半以上为1时,大数逻辑门才 有信号输出,所以每次对伴随式修正总能使伴随式重量 减轻,从而不会引起误差传播。
s1 e01
e11 e12 e13
e01 e02 e03
s2
e02 e11
+e21 e22 e23
9
大数逻辑译码
由此可知,该码能纠正连续9个码元的错误,两个码的大数 逻辑译码器图为:
10
大数逻辑译码
11
大数逻辑译码
译码过程: 1. 把接收到的R(D)中的每一段信息元送入编码器中求出校
式中
s01 e01 e02
s11
e11 e12
s21 e01
s31
e11
s41
s51 e01
s61 e01 e11
e21 e22 e21
e31 e32
e41 e42
e31
e51 e52
e41
e61 +e62
4
大数逻辑译码
由以上7个方程知,在s01, s21 ,s51和s61四个方程中, 除e01外,其他码元位至多出现一次,从而组成4个 对e01码元位正交的一致校验和式。所以e01位上的错 误完全可以由s01, s21 ,s51和s61确定,而它们的值由 H中的第0、2、5、6行的校验关系决定。
s11 c0=01
1
17
卷积码的距离度量
最小汉明距离
➢ 不同初始截段码字子集之间的最小汉明距离,用于衡量代数译码 的性能
卷积码的树图表示
编码过程的实质
➢ 在输入序列的控制下,编码器沿码树通过某一特定路径的过程
译码过程的实质
➢ 根据接收序列以及信道干扰的统计特性,译码器在原码树上寻 找正确路径的过程
码树中子集的划分
0
s0 c0=00 m0
s1 c0=11
1
0
s00 c1=00
m1 s01
c1=11
1 0
s10 c0=10 m1
(3,1,2)码有两个校验元,子生成元式:
g(1,2) (D) 1 D,
g(1,3) (D) 1 D2
( 3,1,2)码有两个信息元,子生成元式:
g(1,3) (D) 1 D,
g(2,3) (D) 1 D2
6
大数逻辑译码
故,对( 3,1,2 )码 G(D) = 1,1 D,1 D2
对( 3,1,2 )码
验元,与其后面的校验元模2加,若两者一致,则输出的 伴随式分量si为0,否则为1; 2. 把加得的值送入伴随式寄存器中寄存; 3. 当接收完3个码段以后就开始对第0码段纠错,若此时大 数逻辑门的输出为1,则说明第0码段的信息元有错,此 时正好第0子组的信息元移至编码器的输出端,从而把它 们纠正。
12
H = 00 10 00 11
00 00 10 00 11
10 00 00 10 00 11
10 10 00 00 10 00 11
3
大数逻辑译码
设错误图样 E = e01e02, e11e12,e21e22,e31e32,e41e42,e51e52,e61e62
伴随式为 S = E HT s01, s11, s21, s31, s41, s51, s61
C MG 11, 01, 01, 00, 01, 01,
15
卷积码的树图表示
其树图表示为
00/0 00/0
11/1 00/0
10/0 11/1
01/1
11/0
10/0
11/1
00/1
a/b: a表示由n0个 码元构成的子码, b表示k0个信息元
初始截段码
∞
正确路径
01/1 01/0
10/1
16
要求误码率很低,且译码器计算量可随信道情况变化时, 需采用序列译码
➢ 一个简单的译码算法:逐分支译码
14
卷积码的树图表示
右图为(2,1,2)卷积编码示意图,其生成多项式矩阵和 生成矩阵分别为
G(D) 1 D D2, 1 D2
11 10 11
11 10 11
G
11 10 11
若输入的信息序列M=(1 1 0 1 1 …)则编码器的输出为
定义:任一个(n0,k0,m)系统卷积码,若能由
H矩阵中的Ji行直接组成对e01(i=1,2,… k0 ,若为非 系统码i=1,2,… n0 )正交的Ji正交校验和式,则称 此码为自正交系统卷积码,若码的最小距离dFD=J+1, 则称为完备自正交码。
5
大数逻辑译码
例子:构造(3,1,2)和(3,2,2,)码的子正交系统卷积码大 数逻辑译码器。
纠错码卷积码演示文稿
(优选)纠错码卷积码
大数逻辑译码
例子:设(2,1,6)系统卷积码,子生成元:g(1,1) (1000000), g(1,1) (D) 1, g(1,2) (1010011), g(1,2) (D) 1 D2 D5 D6 对应校 验矩阵为:
11
00 11
10 00 11