常用组合逻辑电路

2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
19
真值表
A3 A2 A1 A0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Y9 0 0 0 0 0 0 0 0 0 1 X X X X X X Y8 0 0 0 0 0 0 0 0 1 0 X X X X X X Y7 0 0 0 0 0 0 0 1 0 0 X X X X X X Y6 0 0 0 0 0 0 1 0 0 0 X X X X X X Y5 0 0 0 0 0 1 0 0 0 0 X X X X X X Y4 0 0 0 0 1 0 0 0 0 0 X X X X X X Y3 0 0 0 1 0 0 0 0 0 0 X X X X X X Y2 0 0 1 0 0 0 0 0 0 0 X X X X X X Y1 0 1 0 0 0 0 0 0 0 0 X X X X X X Y0 1 0 0 0 0 0 0 0 0 0 X X X X X X
10
2、3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单 方面排斥的特性。 设I7的优先级别最高，I6次之，依此类推，I0最低。
输 I7 I6 I5 I4 I3 入 I2 I1 I0 输 Y2 1 1 1 1 0 0 0 Y1 1 1 0 0 1 1 0 出 Y0 1 0 1 0 1 0 1
15
3.1.2 二进制译码器
译码是编码的逆过程,是将二进制代码所表示的相应信号 或对象“翻译”出来。具有译码功能的电路称为译码器。 常见的译码器有二进制译码器、二—十进制译码器和显 示译码器等。
1.
二进制译码器
二进制译码器的输入端为n个，是一组二进制代码， 则输出端为2n个，且对应于输入代码的每一种状态， 2n个输出中只有一个为1（或为0），其余全为0（或 为1）。
8
输
1、3位二进制普通编码器
输 入 输 出 Y2 0 0 0 0 1 1 1 1 Y1 0 0 1 1 0 0 1 1 Y0 0 1 0 1 0 1 0 1 I7 I6 I5 I4 I3 I2 I1 I0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
5
3.1.1 二进制编码器 • 编码从广义的角度，可用文字、数字、符号或文字 数字的混合来表示不同的事物。 • 在数字电路中，用由0和1组成的二值代码表示不同 的事物，即用二进制编码来表示不同的事物。实现 编码功能的电路称为编码器。
• 根据对编码信号的要求不同，常见的编码器 有普通编码器、优先编码器两大类。 • 根据采用的代码，又可有 二进制编码器、 二—十进制编码器两大类。 十进制编码器
用来驱动各种显示器件，从而将用二进制代码表示 的数字、文字、符号翻译成人们习惯的形式直观地显示 出来的电路，称为显示译码器。 数码显示器
常用的数码显示器有半导体显示器和液晶显示器。 常用的数码显示器有半导体显示器和液晶显示器。
BCD—七段数码显示器是常用 的半导体数码显示器。每一段是一个由 磷砷化镓作成的发光二极管（Light Emitting Diode, 简称LED) ，当 外加正向电压时，可以将电能转换成光能。它有共阴极接法和共阳极 接法两种。 a
1 × × × × × × × 0 1 × × × × × × 0 0 1 × × × × × 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 × × × × 1 0 0 × × × 1 0 × × 1 ×
真 值 表
17
A0 A1 A2
三 位 二 进 制 译 码 器
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
3位二进制译码器的框图
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
18
2. 二-十进制译码器
8421 BCD码译码器
把二-十进制代码翻译成10个十进制数 字信号的电路，称为二-十进制译码器。 二-十进制译码器的输入是十进制数的4 位二进制编码（BCD码），分别用A3、A2、 A1、A0表示；输出的是与10个十进制数字相 对应的10个信号，用Y9～Y0表示。由于二-十 进制译码器有4根输入线，10根输出线，所 以又称为4线-10线译码器。
Y7 & Y6 &
逻辑图
Y5 & Y4 &
3 线-8 线译码器
Y3 & Y2 & Y1 & Y0 &
1 A2
1 A1
1 A0
电路特点：与门组成的阵列
Y7~Y0是输入变量的全部最小项的译码输出，故这种译码器又称为最小项 译码器。 2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
13 12 11 74LS147
1
2
3
4
5
6
7
8
I4
I5
I6
I7
I8
Y2
Y1 GND
输入端和输出端都是低电平有效
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
14
5、集成3位二进制优先编码器
集成3位二进制优先编码器74LS148
VCC YS 16 15 YEX I3 14 13 I2 I1 I0 Y0 10 9 Y2 Y1 Y0 6 7 9 YS 15 YEX 14
a b c d +VCC b a f e d g b c c d e f g h (a) 外形图 (b) 共阴极 a b c d e f g 共阳极
出 入
输
真 值 表
I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
7
用n位0、1代码对2n个信号进行编码的电路 用n位0、1代码对2n 称为二进制编码器。
•用 二 — 十 进 制 代 码 进 行 编 码 的 电 路 称 为 •用 二—十进制编码器。 二—十进制编码器。
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
2
集成逻辑门是组合逻辑电路的基本部件， 所有组合逻辑模 块都是在逻辑门的基础上集成的。 •小规模集成电路SSI(Small Scale Integration Circuit) •中规模集成电路MSI(Medium Scale Integration Circuit) •大规模集成电路LSI(Large Scale Integration Circuit) •超大规模集成电路VLSI(Very Large Scale Integration Circuit)。 对于双极型数字集成电路，芯片内集成的逻辑门数目来划分集 成规模的； 对于单极型数字集成电路， 一般是按照每块芯片内
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
20
A0 A1 A2 A3
二—十 进 制 译 码 器
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
二—十进制译码器的框图
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
21
3 显示译码器
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
3
集成的元件数目来划分集成规模的。
数字集成电路的规模划分
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
4
3.1 编码器和译码器
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
三 位 二 进 制 优 先 编 码 器
Y0 Y1 Y2
三位二进制优先编码器的框图
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
12
3、8421 BCD码普通编码器
输
输 入 输 出 Y3 Y2 Y 1 Y0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0
12 11
74LS148 1 2 3 4 5 6 7 8
74LS148 5 4 3 2 1 13 12 11 10
I4
I5
I6 (a)
I7
ST
Y2 Y1 GND
ST
I7 (b)
I6 I5 I4
wk.baidu.com
I3 I2 I1 I0
引脚排列图
逻辑功能示意图
ST 为使能输入端，低电平有效。 YS 为选通输出端，通常接至 低位芯片的端。 YS 和 ST 配合可以实现多级编码器之间的优先 级别的控制。YEX为扩展输出端，是控制标志。 YEX ＝0表示 是编码输出； YEX ＝1表示不是编码输出。 2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
16
逻辑表达式
⎧Y0 = A2 A1 A0 ⎪ ⎪Y1 = A2 A1 A0 ⎪ ⎪Y2 = A2 A1 A0 ⎪Y = A A A ⎪ 3 2 1 0 ⎨ ⎪Y4 = A2 A1 A0 ⎪ ⎪Y5 = A2 A1 A0 ⎪Y = A A A 2 1 0 ⎪ 6 ⎪Y7 = A2 A1 A0 ⎩
第三章 常用组合逻辑电路及 MSI组合电路模块的应用
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
1
学习要点：
组合电路模块的分析方法和设计方法。 加法器、数值比较器、编码器、译码器、 数据选择、数据分配器等中规模集成电路 的逻辑功能和使用方法。
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
0 0 0 0 0 0 0 0 0 0 1 2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍 •对某些取值对结果无影响的情况的化简，可直接写成为对结果有影响的变量 •对某些取值对结果无影响的情况的化简，可直接写成为对结果有影响的变量
11
I0 I1 I2 I3 I4 I5 I6 I7
出 3 位 二 进 制 代 码
输 入 8 个 互 斥 的 信 号
真 值 表
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
9
I0 I1 I2 I3 I4 I5 I6 I7
三 位 二 进 制 普 通 编 码 器
Y0 Y1 Y2
三位二进制普通编码器的框图
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
4 10 位 个 二 互 进 斥 制 的 代 数 码 码
13
+
1 0 0 0 0 0 0 0 0 0 1 0 0 2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用1 薛丽萍
4、集成10线-4线优先编码器
VCC NC 16 15 Y3 14 I3 I2 I1 I9 10 Y0 9
2011-10-19 第3章常用组合逻辑电路及MSI组合电路模块的应用 薛丽萍
6
输入信号是相互排斥的,即任一时刻都有而 输入信号是相互排斥的,即任一时刻都有而 且只有一个输入信号出现普通编码器。 且只有一个输入信号出现普通编码器。 允许两个或两个以上的信号同时出现,所有 允许两个或两个以上的信号同时出现,所有 输入信号按优先顺序排队,当有多于一个信 输入信号按优先顺序排队,当有多于一个信 号同时出现时,只对其中优先级最高的一个 号同时出现时,只对其中优先级最高的一个 信号进行编码的编码器，优先编码器。 信号进行编码的编码器，优先编码器。