第三章_CMOS门电路2

VGS ( th) N VGS ( th) P
二、电压、电流传输特性
AB段： VI VGS (TH ) N T1导通， T2 截止 VO VOH VDD CD段： VI VDD VGS (TH ) P T2 导通， T1截止 VO VOL 0 BC段： VGS (TH ) N VI VDD VGS (TH ) P T1 , T2同时导通 1 1 若T1 , T2参数完全对称， VI VDD时， VO VDD 2 2
《数字电子技术基础》（第五版）
南昌大学
补：半导体基础知识
半导体基础知识
两种载流子
• 本征半导体：纯净的具有晶体结构的半导体。 • 常用：硅Si，锗Ge
半导体基础知识（2）
• 杂质半导体 • N型半导体（在硅中掺磷） 多子：自由电子 少子：空穴
半导体基础知识（2）
• 杂质半导体 • P型半导体（在硅中掺 硼）
t4 1 t2 ( iT dt iT dt) t3 T t1
2.负载电容充放电功耗 PC 当VI ,VDD 经T 1向C L充电，有 i P 当VI , C L经T 2放电，有 i N 可得平均功耗
2 PC C L fV DD
3.总的动态功耗 PD PT PC
§3.3.5 其他类型CMOS门电路
自然形 成，可 通过较 大电流
• 原理：
• • • • • 1.当0<Vi<Vdd时，保护不起作用； 2.当Vi>Vdd+Vdf时，D1导通，则VG=VDD+Vdf，保护C2; 3.当Vi<-0.7v时，D2导通，则VG＝-Vdf,保护C1; 如下图所示。 过冲电压大，只要电流小且持续时间短，则击穿后仍能恢复工作。
1、VGS=0时，D-S间是两个背向PN结串联，iD=0 2、加上+VGS，且足够大至VGS >VGS (th), D-S间形成导电沟 道（N型层）
二、输入特性和输出特性
① 输入特性：直流电流为0，看进去有一个输入电容CI， 对动态有影响。 ② 输出特性： iD = f (VDS) 对应不同的VGS下得一族曲线 。
导通
vO=1
断开
3. 带缓冲级的CMOS门电路
Y (( A B)) ( A B)
Y (( A B)) ( A B)
带缓冲级的门电路其输出电阻、输出高、低电平以及 电压传输特性将不受输入端状态的影响。电压传输特性的 转折区也变得更陡。
带缓冲极的CMOS门 1、与非门
3.3.2 CMOS反相器的电路结构和工作原理
一、电路结构 cmos反相器是构成cmos电路的基本结构形式。
• • • • • • • • • • 设VDD>VGS(th)N+|VGS(th)p| 1）当vi=vol=0时， |vgs1|=vdd,大于vgs(th)p， T1导通 vgs2=0,小于vgs(th)n，T2截止 VO=Vdd 2) 当Vi=Voh=vdd时, vgs1 =0,小于|vgs(th)p| T1截止 vgs2=Vdd,大于vgs(th)n ，T2导通 vo=0 特点：1. 总处于互补状态，互补对 称金属氧化物半导体电路（CMOS） • 2. 静态功耗非常低
带缓冲极的CMOS门 2.解决方法
或非门 缓冲器 与非门
带缓冲级的门电路其输出电阻、输出高、低电平以及 电压传输特性将不受输入端状态的影响。电压传输特性的 转折区也变得更陡。
二、漏极开路的门电路（OD门）
• 概念：如下图 漏极开路
表示输出低 电平时为低 输出电阻
• • • •
优点： 1. 输出电平变换，vdd换为vdd’； 2. 提高带负载能力； 3. 输出可直接并联，实现”线与“功能。
漏极特性曲线（分三个区域） ① 截止区 ② 恒流区 ③ 可变电阻区
漏极特性曲线（分三个区域） ①截止区：VGS<VGS(th)，iD = 0, ROFF > 109Ω
漏极特性曲线（分三个区域）
②恒流区： iD 基本上由VGS决定，与VDS 关系不大
VGS i D I DS ( 1) 2 VGS ( th ) 当VGS VGS ( th )下 ，i D VGS
0 0 1 1
3.2.3 二极管或门
设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V
A
B
Y
A 规定2.3V以上为1 0V以下为0
B
Y
0V
0V 3V 3V
0V
3V 0V 3V
0V
2.3V 2.3V 2.3V
0
0 1 1
0
1 0 1
0
1 1 1
二极管构成的门电路的缺点 • 电平有偏移 • 带负载能力差
• 当负载为别的门电路时，规定：voh=vdd-0.1v, voL=vss+0.1v.
• 测试结果：当输出变化小于限定的10％时，输入允许变 化30％ VDD 。 • 结论：可以通过提高VDD来提高噪声容限
3.3.3 CMOS 反相器的静态输入和输出特性
目的：理解门电路之间、门电路与其它电路之间的连接问题。 一、输入特性：电容耐压只有100V，非常容易击穿，须加保护电路。
为什么普通与非门输出不能
直接连在一起实现“线与”！
1
A B C D
Y 0
产 生 一 个 很 大 的 电 流
Y ( AB) (CD)
需将一个MOS管的漏极开路构成OD门。
OD门输出端可直接连接实现线与。
VDD 需加一上 拉电阻
RL A B
C D
Y
Y Y1 Y2 ( AB) (CD) ( AB CD)
• 反相器的阈值电压VTH：转折处的电压，约等于 1/2vdd.
三、输入噪声容限
在VI 偏离VIH 和VIL的一定范围内， VO 基本不变； 在输出变化允许范围内 ，允许输入的变化范围 称为输入噪声容限
V NH VOH (min) VIH (min) V NL VIL (max) VOL (max)
正逻辑：高电平表示1，低电平 表示0 负逻辑：高电平表示0，低电平 表示1
3.2半导体二极管门电路
半导体二极管的结构和外特性 （Diode） • 二极管的结构： PN结 + 引线 + 封装构成
P N
3.2.1二极管的开关特性：
高电平：VIH=VCC 低电平：VIL=0
• VI=VIH D截止，VO=VOH=VCC • VI=VIL D导通，VO=VOL=0.7V
• • • • 附加的功耗，即为动态功耗。 构成：动态功耗包括：负载电容充放电所消耗的功率PC和PMOS、NMOS 同时导通所消耗的瞬时导通功耗PT。 说明： 在工作频率较高的情况下，CMOS反相器的动态功耗 要比静态功耗大得多，静态功耗可忽略不计。 计算方法：
1.导通功耗 PT VDD I TAV , 其中 I TAV
四、等效电路
OFF ，截止状态
ON，导通状态
五、MOS管的四种类型
• 增强型
• 增强型源自文库沟道（P77) • 1）当Vi＝0时，截止，vo=-vdd; • 2) 当vi<Vgs(th)时，导通，Vo=0;
• 耗尽型
大量正离子
导电沟道 • 以N沟道为例： • 1）在绝缘层中掺入正离子; 当Vgs＝0时，已经导通; • 2）当Vgs为某个负值时，才截止，Vgs(th)为夹断电压
• 说明：
二、输出特性
• 1. 低电平输出特性
1.低电平输出特性VOL f ( IOL )
• • •
特点： 1. 输出电平VOL随IoL增加而提高(右上图) 2. 同样的IoL下，VDD越高，VGS2越大， RON越小，VOL越低。
• 2. 高电平输出特性
• • •
特点： 1. 随着负载电流增加，T1上的导通压降增加，则 输出电平VOH下降(右上图) 2. 同样的IoH下，VDD越高，|VGS1|越大，RON越 小， T1上的导通压降减小，VOH下降得越少(右下 图)。 反相器的高低电平与负载电流大小有关。
RL的选择
1.当输出为高电平，根据输出电 平不能低于最小高电平的原则， 可确定RL(max) IOH VIL
VDD
RL
IIH VOH
VDD (nIOH mIIH ) RL VOH
VIL
VDD VOH RL RL (max) nIOH m IIH
i I S (e
V
VT
1)
VT nkT
q
反向击穿区
K:波耳兹曼常数 T:热力学温度 q: 电子电荷
第三章 门电路
3.1 概述
• 门电路：实现基本运算、复合运算的单元电 路，如与门、与非门、或门 ··· ···
门电路中以高/低电平表 示逻辑状态的1/0
获得高、低电平的基本原理
高/低电平都允许有 一定的变化范围
• 只用于IC内部电路
3.3 CMOS门电路
一、MOS管的结构
3.3.1MOS管的开关特性 氧化物层 金属层
半导体层
PN结
S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底
以N沟道增强型为例：
以N沟道增强型为例：
当加+VDS时，
开启电压
多子：空穴 少子：自由电子
半导体基础知识（3） • PN结的形成 • 空间电荷区 （耗尽层） • 扩散和漂移
半导体基础知识（4）
• PN结的单向导 电性 • 外加正向电压
半导体基础知识（4）
• PN结的单向导 电性 • 外加反向电压
半导体基础知识（5）
• PN结的伏安特性
正向导通区
反向截止区
二、交流噪声容限
定义： 当输入为窄脉冲的噪声容限。 特点： 1）(设宽度接近门电路传输时间)，为 使输出改变，该脉冲的幅度必须远远大 于直流输入信号的幅度。 2）传输时间越长，则交流噪声容限越 大。 3）受电源电压与负载电容的影响（因 传输延迟时间与电源和负载电容有关）。
三、动态 功耗 • 定义： 反相器从一种稳定状态突然变到另一种稳定状态的过程中，将产生
一、其他逻辑功能的CMOS门电路
1. 与 非 门
Y ( A B)
任一输入端为低，设vA=0 导通 vO=1 vA=0
断开
输入全为高电平
断开
vO=0 vA=1
导通 vB=1
2.或非门
Y ( A B)
任一输入端为高，设vA=1 断开
vA=1
vO=0 导通
输入端全为低 vB=0 vA=0
存在的缺点： (1) : 输出电阻 RO受输入状态影响 A 1, B 1则RO RON 2 RON 4 2 RON A 0, B 0则RO RON 1 // RON 3 A 0, B 1则RO RON 1 RON A 1, B 0则RO RON 3 RON ( 2)输出的高低电平受输入 端数目的影响 输入端越多， VOL 越高， VOH 也更高 (3)使T2、T4的VGS 达到开启电压时， 对应的 VI 值不同 1 RON 2
2
漏极特性曲线（分三个区域）
③可变电阻区：当VDS 较低（近似为0）， VGS 一定时， VDS i D 常数（电阻） 这个电阻受VGS 控制、可变。
三、MOS管的基本开关电路
因为 ROFF 109 , RON 1K 只要 RON RD ROFF , 则：
当VI VIL VGS ( th) T截止 VO VOH VDD 当VI VIH VGS ( th) T导通 VO VOL 0 所以 MOS管D S间相当于一个受 VI 控制的开关。
• 结论：
•
3.3.4 CMOS反相器的动态特性
一. 传输延迟时间 定义：输出电压落后于输入电压的变化的时间。 原因：寄生电容、负载电容，尤其是负载电容较大，冲放电时间长。 解决办法：1、减小负载电容；2、减小MOS管的导通电阻(可提高 VDD、VOH）
tPHL tPLH，74HC系列为 10ns，74AHC系列为5ns。
二极管的开关等效电路：
二极管的动态电流波形：
3.2.2 二极管与门
设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V
A
B
Y
A
规定3V以上为1 0.7V以下为0
B 0 1 0 1
Y 0 0 0 1
0V
0V 3V 3V
0V
3V 0V 3V
0.7V
0.7V 0.7V 3.7V