单片化低压低功耗SiCMOS运算放大器的实现

收稿日期：2003-01-15 修回日期：2003-02-26 基金项目：国家自然科学基金资助项目（No.60072004） 作者简介：王向展（1974–） ，男，陕西合阳人，讲师，从事数模混合信号处理研究。Tel: (028)83202552；E-mail: xiangzhan@ 。
W L W L µ 5 = n µp 6 V GS6 − V T6 ⋅ V GS5 − V T5
2
（7）
这已经为我们的电路实验与模拟结果所证实，否 则，全电路不能正常工作。 1.3 单片化 CMOS 放大器 基于上述各种输入输出结构特点的分析比较，综合 考虑低压低功耗电路性能要求，所设计的单片化放大器 模块如图 4 所示。该运放为两级结构，M1~M8 构成了 PMOS 输入的共栅共源级，M11~M18 组成了图 3 所示的
图 3 给出了所设计的适于低压电路应用的新型 AB 类输 VDD 出 级 结 构。它由 两 部 分 构 成 ， M1A~M4A 和 电 流 源 IB1， IB2 组 成 起
IN IB1 A M1A M3A M6 OUT M5 M4A IB2
B
M2A
偏 置 作 用的输入部分，M5~M6 构成 AB 类推挽部分。 图 3 所示的输出级高度对称， 在静态下， ID5 = ID6， 因此器件的宽长比 W/L 为： W W L 5 L 6 （4） = W W L 3A L 4A 同时，ID3A = ID4A 即 IB1 – ID1A = ID2A – IB2。 令 ID1A = ID2A = ID1,2 则 ID1,2 = I B1 + I B2 2 （5）
第 8 期
王向展等：单片化低压低功耗 Si CMOS 运算放大器的实现
3
AB 类输出级。其中，各器件的宽长比 W/L 示于表 1。
Vbias IN– M21 IN+ M1 M2
M5 M6
可正常工作，直流功耗为 320~380 µW。
100 0 –100 –200 –300 102 104 f / Hz 106 –400 108 ϕ / (°) 50 G / dB 0 –50
VSS 图 3 一种新型 AB 类输出级 Fig.3 A new class AB input stage
于是，ID1,2 与 ID5,6 均由 IB1 及 IB2 准确偏置。式中 ID1,2 与 ID5,6 分别表示流过 M1A 和 M2A，M5 和 M6 的漏极电流。 该 AB 类输出级提供了轨至轨输出摆幅 （仅 2VDSsat 的损失） ， 其偏置电路应用简单而易精确控制的电流偏 置，使电路可以工作在极低电源电压下。图 3 所示电 路所需最小电源电压为 （6） V DD − VSS ≥| V T | + 2V DSsat 要注意的是，尽管该放大器设计相当对称，由于 电子空穴迁移率差异µn 2µp，且实际电路中 n 沟道与 p 沟道 MOS 管的栅源电压即|(VGS)n|与|(VGS) p|亦有所差 别，为保证信号正负半周的电流平衡传输，发现 M5 与 M6 的宽长比应具备式（7）的定量关系
M7
M8
VDD M10 M13 CC OUT
M20
M3
M4 VSS 图 4 运放拓扑结构图 Fig.4 Topology of the designed OpAmp
M19
–100 100
表 1 放大器各管尺寸 W/L（µm）及元件参数 Tab.1 Transistors aspect ratio(in µm) & element value of the designed OpAmp M1 300/3 M12 15/3 M2 300/3 M13 36/3 M3 30/2 M14 240/3 M4 30/2 M15 420/3 M5 30/3 M16 15/3 M6 30/3 M17 12/3 M7 10/2 M18 15/3 M8 10/2 M19 10/2 M9 30/2 M20 10/2 M10 10/2 M21 10/2 M11 15/3 CC 1 pF
（１.电子科技大学微电子与固体电子学院，四川 成都 ６１００５４；２．四川固体电路研究所，重庆 ４０００６０） 摘要：基于新型的折叠共栅共源 PMOS 差分输入级拓扑、轨至轨 AB 类低压 CMOS 推挽输出级模型、低压低功耗 LV/LP 技术特别考虑和 EDA 平台的实验设计与模拟仿真， 并设计配置了先进的 Si 2 µ m P 阱硅栅 CMOS 集成工艺技术。 已经得到一种具有 VT = ±0.7 V、电源电压 1.1~1.5 V、静态功耗典型值 330 µ W、75 dB 开环增益和 945 kHz 单位增益带 宽的 LV/LP 运算放大器。该运放可应用于 ULSI 库单元和诸多相关技术领域，其实践有助于 Si CMOS 低压低功耗集成 电路技术的进一步开发与交流。 关键词：低压低功耗电路；运算放大器；AB 类输出级结构 中图分类号： TN43 文献标识码：A 文章编号：1001-2028（2003）08-0001-03
(1. College of Microelectronics & Solid State Electronics, University of Electronic Science & Technology ,Chengdu 610054, China; 2. Sichuan Institute of Solid-State Circuits, Chongqing 400060, China) Abstract: Based on novel folded cascode PMOS differential input architecture, class-AB low voltage CMOS output stage model and special considerations for LV/LP IC design, this contribution addresses a design of OpAmp with single supply voltage from 1.1 to 1.5V. The amplifier achieves an open-loop gain and a unit gain bandwidth higher than 75 dB and 945 kHz respectively and dissipates less than 330 µ W. It was implemented in a standard 2 µ m Si CMOS processes with threshold voltages around ±0.7 V. The OpAmp is suitable for ULSI library cell and related technical fields. This study will further enhance the development of Si CMOS LV/LP integrated circuits technology. Key words : low voltage and low power circuits; operational amplifier; class AB output stage
近年来，在笔记本电脑、移动通信等便携设备（系 统）飞速发展的推动下，低压、低功耗电路已成为集成 电路的重要发展方向之一[1~3]；同时，随着工艺水平的 提高，MOS 电路按比例缩小所带来的诸如热载流子效 应、集成度增加（封装密度增加）等一系列可靠性问题 是集成电路向低压低功耗方向发展的内在动力。实际 上，从能源角度来考虑，低的功率消耗不仅是电池驱动 的便携设备电路的需求，对于大型系统更是如此。 然而， 低的电源电压给电路设计带来了新的挑战。 诸如模拟电路共模范围减小， 数字电路噪声容限降低， MOS 器件有效栅源电压的降低也使器件速度降低。 运算放大器是模拟及数模混合 IC 的最重要基本 电路单元。笔者通过设计一种新型的紧凑结构低压低 功耗运放，其输入、输出级应用新型拓扑结构，从而
Monolithic Si CMOS Operational Amplifier: Low Voltage Low Power Consumption
WANG Xiang-zhan1, YU Qi1, YANG Mo-hua1, LI Jing-chun1, Tang Lin1, DU Jiang-feng1, LIU Yu -kui2, TAN Kai-zhou2
第8期 2003 年 8 月
电
子
元
件
与
材
料
ELECTRONIC COMPONENTS & MATERIALS
Vol.22 No.8 Aug. 2003
研究与试制
R & D
单片化低压低功耗 Si CMOS 运算放大器的实现
王向展 1，于 奇 1，杨谟华 1，李竞春 1，唐 林 1，杜江锋 1，刘玉奎 2，谭开洲 2
达到对低压、 低功耗 CMOS 电路设计方法进行研究的 目的。
1
理论模型
VDD
M21 Vbias M8 M7 1.1 折 叠 共 栅 共 OUT Vbias 源输入级 IN+ 运 放 的 输 入 IN– M1 M2 级用折叠共栅共 M5 M6 源差分放大器设 计。如图 1 所示， M4 M3 其共模输入电压 VSS 范围为（假设 图 1 折叠共栅共源输入级 Fig.1 Folding cascode input stage NMOS 和 PMOS 阈值电压绝对值相等，饱和压降也相同） ：
2Байду номын сангаас
电 子 元 件 与 材 料
2003 年
CMR = V DD − 3V DSsat
（1）
式中：VDSsat 是漏源饱和电压。 由 （1） 式可见折叠共栅共源的共模输入范围是比 较宽的，在低压运放中比传统的差分对输入级要好。 折叠共栅共源输入级结构所需的最小电源电压为 VDD − VSS ≥| VT | +2VDSsat （2） 式中：VDSsat 典型值为 0.1~0.2 V，如果 CMOS 工艺的 阈值电压 |VT| = 0.8 V ，则所需的最小电源电压为 1.0~1.2 V。 输入级采用共栅共源结构提供了高的增益，后级 可以增大电流以改善电信号响应和输出摆幅。但是， 输入级增益过高会使折叠点产生的极点限制运放反馈 应用时的速度。 尽管图 1 所示结构的共模输入范围比传统的差分 对输入级要好，但在要求输入信号达到轨–轨时，应 VDD 该设计应 M6 Vbias1 M5 用图 2 给 IB1 出 的 R-R M1 M2 互补差分 M3 M4 M8 Vbias2 M 7 +Vin –Vin 输入级。 分 析 M9 M10 VOUT 表明， 该输 M12 入级结构 IB2 Vbias3 M11 所需的最 VSS 图 2 R-R CMOS 输入级电路 小电源电 Fig.2 R-R CMOS input circuit 压主要由 其后的电流求和电路决定 VDD − VSS ≥ VT + 4VDSsat （3） 显然，式（3）比式（2）高出 2VDssat，即高出约 0.2~0.4 V。 在实际的输入级设计中，宜根据最低电源电压要 求、共模范围和芯片面积大小来分别选择图 1 或图 2 所示的结构。出于追求实现最低电源电压的考虑，我 们设计采用前者。 1.2 AB 类输出级 输出级是低压 CMOS 运放设计中很重要的部分[4,5]。 因为多数情况下运放都是负反馈应用，如果运放输入 级采用简单的差分对输入结构， 则为了提高输出摆幅， 输出级必须设计成轨至轨输出。输出电压摆幅是表征 运放处理信号能力的一个重要参数，对低压电路尤其 如此。就理论而言，简单的共源结构输出基本能够确 保输出电压范围达到轨至轨。 但是由于 A 类输出级效 率较低，在要求运放有较大驱动能力时，采用简单共 源结构会消耗很大的静态功耗。而 AB 类结构则不存 在这个问题，其代价是偏置电路复杂些。