多通道高速数据采集板的设计

多通道高速数据采集板的设计

高丽珍　王敦庆　张晓明

(中北大学信息与通信工程学院,山西太原030051)

摘　要:根据虚拟仪器的设计思想,详细介绍了高速数据采集板软硬件设计的基本原则、方法及工作流程,设计了基于PXI总线的多通道高速数据采集板。采用DSP到PXI总线的跨总线DMA技术解决了高速数据传输的瓶颈问题,实现了多通道高速数据采集。

关键词:虚拟仪器;数据采集;PXI总线;DSP

中图分类号:TP274 文献标识码:A

0　引言

随着计算机技术和微电子技术的高速发展,高速测试系统有两方面发展趋势。一方面并行测试系统在近年来得到了发展,并行系统中为每个测试通道单独配置通道放大器和A/D转换器,具有很高的通道采集速率和精度,特别适合对动态信号的采集和分析。另一方面,信号的高速测试要求测试仪器拥有较高的数据传输带宽,以传输采集的大量数据[1]。

根据对高速数据采集板提出的要求,笔者设计了基于PXI总线的数据采集原型板。该采集板具备以下功能:多通道同时采集数据;单通道数据采集率达到10MSPS以上,A/ D分辨率达12位;板上具有一定的数据存储能力;实时对大量的采集数据进行主机存储;系统静态精度:±0.1%FS;具有一定的实时预处理功能。

1　方案设计

1.1　数据总线的选择[2]

近些年出现的串行标准USB2.0和Fire wire虽然在传输带宽方面有了很大的提升,但是由于缺少多模板间的同步机制,所以在设计并行高速数据采集系统时也不能被采纳。现阶段应用于测试仪器领域的主流并行测试系统主要有基于VXI总线和基于PXI总线两种构架。而VXI总线目前最大传输速率可达80MB/s,远远低于PCI/PXI总线传输速率,并且未能成为通用计算机总线。PXI总线就是在PCI总线的基础上,面向仪器应用扩展了触发总线等。PCI总线传输速率高达264MB/s,使PCI/PXI接口卡和主机之间可以实现高效可靠的数据传输。PXI继承了PCI和Compact PCI 的全部优点,并新增了许多电气特性以满足高性能仪器和测试领域的需要。因此该方案选择了PXI总线作为高速数据传输总线。

根据接口实现简单可靠的技术要求,本设计采用专用总线接口芯片进行本地总线与PCI总线的连接。考虑到PL X 公司的PCI9054能够提供多种数据传输方式,尤其是2个独立的DMA通道具有PCI总线主控能力,可以大大提高由本地到主机的数据传输带宽,因此选定PCI9054作为PCI总线到本地的桥接芯片。

1.2　采集板上处理器的选择

对于高速测试系统而言,处理器主要是实现对信号的采集控制、采集数据的实时预处理以及处理后数据的高速传输和存储等功能。DSP芯片具有运算速度快、编程方便、稳定性好、精度高、便于集成等优点,已广泛用于复杂的数字信号处理等领域。为了更有效地完成数据采集任务,测试系统中的DSP芯片应该具有以下几个特点:高速的数据处理及片内、片外数据传输能力;总线主控能力;可根据通道扫描表设置多种触发方式、采集率、存储模式等采集参数;并行操作; OEM优势[3]。

结合设计要求,提出对DSP的选择标准:浮点32位DSP、指令速度900MFLOPS、片内存储器空间至少64K B、片外存储空间至少128MB、软硬件开发工具齐全。考虑到产品系列覆盖面和成熟度,以德州仪器公司的TMS320系列DSP作为首选。选用性价比较高的TMS320C6711作为板上核心DSP部件。

1.3　组合电路和时序电路

在数据采集板设计时,不仅要协调DSP和外围电路的接口,而且还须考虑PXI集成接口芯片与DSP总线及主机PCI总线的接口电路。所以数据采集板上存在较多功能复杂的时序逻辑电路。我们选择具有更高集成度、设计更加灵活且功耗较小的FPG A来实现模板的控制核心。Altera公司的FL EX10KE芯片内部含有多条32位总线。它基于可重新配置的COMS SRAM单元技术,具有高集成度、快速、高可靠性等特点,适合于复杂的组合电路和时序电路的设计。

1.4　系统硬件总体框图

由以上分析,可以将高速数据采集板分为三个模块: DSP模块、PCI9054模块和FPG A模块,如图1所示。DSP 模块是数据采集、预处理、传输、存储的控制中心;PCI9054模块主要用于本地总线与PCI总线的连接以实现模板与上位机的通讯;FPG A模块负责各部分间的控制逻辑电路与时

山西电子技术

2007年第6期

应用实践

收稿日期:2007-04-07　第一作者　高丽珍　女　30岁　助教

序电路的实现

。

图1　采集板硬件框图

1.5　系统软件部分

在虚拟仪器中“软件就是仪器”,绝大多数测试及数据处理功能都通过相应软件进行配置来实现。我们通过分析功能需求,将采集板软件分为四个模块:上电自检及DSP 初始化模块、与上位机的通讯和管理模块、数据采集和预处理模块、采集数据传输和存储模块。

1.5.1　上电自检及DSP 初始化模块

完成采集任务启动前系统的自我检测功能。若系统各部分运行发生异常,则返回出错状态代码并退出采集程序,否则加载系统初始化模块,完成采集任务参数表的填写、中断矢量初始化和加载通信模块功能。

1.5.2　与上位机的通讯和管理模块

该模块主要接收上位机对数据采集板的启动与停止控制命令、通道扫描表的配置指令,并对采集及预处理程序进行加载。采集过程中实时上传采集板状态信息和采集获得的测试数据。

1.5.3　数据采集和预处理模块

主要完成采集模式的配置、采集条件的触发、各数据采集通道的协调、数据采集、数据预处理等功能。

1.5.4　采集数据传输和存储模块

按照通道扫描表的配置对采集数据和预处理数据进行实时板上存储或实时向上位机传输。

2　数据采集板工作流程

数据采集板的工作过程如图2。DSP 工作在微计算机方式。数据采集板上电或复位后,DSP 从FRAM 中引导采集板自检和初始化程序到SRAM 中,对采集板进行自检。自检通过后DSP 利用FPG A 控制PCI9054与上位机通讯,在初始化程序的控制下与主机通信,完成采集软件的加载、

DSP 算法库的加载、通道扫描表的加载。然后DSP 的通讯

和管理模块按照通道扫描表的配置来管理和设置各采样通道的触发模式、采样率、存储模式、预处理算法等内容,准备采集数据,等待上位机的“启动采集”指令。当收到“启动采集”指令后,采集板实时采集数据并判断是否满足设置的触发条件。若满足触发条件,采集板对数据进行读取和相应的

预处理操作,进一步存储和传输处理结果数据。在一次采集完成后实时接收判断是否有上位机下达的“停止采集”指令,并上传采集板状态信息。若收到“停止采集”指令则采集板停止采集,等待上位机的控制指令。否则进行下一次数据采集,最后在采集软件的控制下完成各种数据采集的任务。

在采集板软件的控制和协调下,硬件开始工作。首先

DSP 利用FPG A 控制PCI9054与上位机通讯,下载数据采集

板的各个通道的通道扫描表。然后根据通道扫描表中的设定的采样率来配置内部定时器以控制ADC 对信号进行采样。FPG A 中与前端模数转换器衔接的先进先出队列(FI 2

FO )负责缓冲暂存数字量输入,当FIFO 半满时发出中断,启

动DSP 的扩展直接内存访问(EDMA )引擎,将数据块读走转

入本地同步动态存储器(SDRAM )或双端口存储

器

(DPRAM )。数据采集系统有两种存储方式:下位机板上存

储和上位机硬盘存储。当主机控制字要求板上存储时,DSP 对CE0和CE1空间的SDRAM 数据进行管理。主机要求主机存储时,前提是预先已经通过HPI 初始化完毕模板桥接芯片PCI9054的DMA 控制寄存器,之后DSP 利用EDMA 将数据由FIFO 或SDRAM 传输写入DPRAM ,当写DPRAM 半满时通过HPI 接口向主机发出中断。主机中断服务程序启动PCI9054内部DMA 引擎,以乒乓的方式将本地数据取走转存入主机内存中。当模板结束采集任务后,向状态寄存器写入采集完毕标志。主机通过查询得到该状态,通过主机图形界面返回给用户采集完毕的提示。

图2　软件工作流程

3　结论

在数据采集板的研制过程中主要解决了如下问题:利用

PXI 总线解决了并行数据采集技术中数据传输的瓶颈问题;DSP 总线与PCI 总线的接口技术;DRAM 和DSP 总线的接

口技术;从DSP 总线到PCI 总线的跨总线DMA 传输技术。通过对所设计的高速数据采集板进行软硬件设计调试,其功能和性能达到了设计要求。

参考文献

[1]　肖忠祥.数据采集原理[M ].西安:西北工业大学出版

社,2001:155-169.[2]　徐德炳,徐兴.数据采集与总线技术的发展[J ].测控技

术,2002,21(6):1-6.[3]　宜帆,徐兴.DSP/BIOS 在数据采集程序设计中的应用

[J ].仪器仪表学报,2002,23(增刊):69-70.

1

4第6期 高丽珍,等:多通道高速数据采集板的设计