串行通信电路的设计

串行通信电路的设计

1串行通信电路

1.1设计目的

（1）掌握串行通信电路的构成、原理与设计方法；

（2）熟悉QuartusII的仿真方法。

1.2基本要求

（1）发方实现8bit码字的并串转换，使用单一电缆发送信号，收方实现串并转换后输出；

（2）并行输出端的8bit寄存器；

（3）收方数据是否已准备好指示输出端。

1.3发挥部分

（1）加密通信；

（2）串行发/收端口FIFO缓存；

（3）发/收方奇偶校验位生成/检测；

（4）其他。

2设计过程及论文的基本要求

2.1设计过程的基本要求：

（1）基本部分必须完成，发挥部分可以在已给的范围或自己寻找资料的范围内任选；（2）符合要求的设计报告一份，其中包括逻辑电路图、实际接线图各一份；

（3）设计题目必须仿真通过，设计过程的资料草稿上交；

（4）成绩的组成：考勤、每天任务的完成工作量、答辩情况、报告；

2.2课程设计论文的基本要求：

（1）蓝黑色或黑色钢笔或碳素笔书写，不允许用圆珠笔。项目齐全、字迹工整，有条件的可以打印。

（2）装订顺序：封面、任务书、成绩评定表、中文摘要、关键词、目录、正文（正文的具体要求按老师讲课要求）、总结及致谢、参考文献、附录（逻辑电路图与实际接线图）。

中文摘要

串行通信电路是为了实现数据传输的方便而设计的一种电路，将八位数据通过八位加法器使要传送的数据同时加上一个数，而这个数是通过两片计数器组成的时钟电路实现的，并且此时钟电路不断的对输入数据进行加法运算，实现数据的加密计算。并行变串行是通过数据选择器使八位的加密数据通过74151实现数据的串行传送，从而实现电路的功能。串行数据变并行数据，将串行数据送到移位寄存器中，控制移位寄存器的时钟脉冲，使数据能够从移位寄存器的八个输出端口输出，但一定要控制好

当移位寄存器有时钟脉冲作用时，所选出的数据恰好是加密后的八位并行数据，为后面的解码部分做准备。解密电路是利用时钟电路和加法器。不过，是将加法器的CIN 端置高电平，实现的是减法运算，还有就是时钟电路输出的要是加密时钟输出数据的反码，这样才能实现数据的解密。另外，数据解密是解密时钟电路的CP脉冲一定要和加密时钟脉冲的CP脉冲一致，才能确保电路的正确性。数据输出电路的设计是将解密电路解密后的数据，送到寄存器中。控制寄存器的脉冲实现数据的输出。

数字电子技术的迅速发展，为人们的文化、物质生活提供了优越的条件，空调、电子计算机等，都是典型的技术应用实例。计算机的普及，为大学生提供很好的学习平台。经过对数字电子技术基础一学期的学习，掌握了一些理论上的知识。而课程设计正好帮我们好好的整理和实践了这些知识。

目录

课程设计任务书........................................ 错误！未定义书签。数字电子技术课程设计成绩评定表...................... 错误！未定义书签。中文摘要............................................................... I 1 设计任务描述 (1)

1.1设计题目：串行通信电路 (1)

1.2设计要求： (1)

1.2.1设计目的： (1)

1.2.2基本要求： (1)

1.2.3发挥部分： (1)

2 设计思路 (2)

3设计方框图 (3)

4 各部分电路设计及调试 (4)

4.1并行数据加密 (4)

4.2加密数据并行变串行模块 (4)

4.3串行变并行电路设计 (5)

4.4解密电路 (6)

4.5数据输出电路 (7)

5 串行通信电路过程分析 (8)

5.1串行通信电路的总电路图 (8)

5.2电路图的工作过程分析 (8)

5.2.1并行数据加密工作过程分析 (8)

5.2.2数据变换为串行数据电路工作过程分析 (9)

5.2.3串行变并行电路的工作过程分析 (9)

5.2.4解密电路电路的工作过程分析 (10)

5.25输出电路的工作过程分析 (10)

6 元器件清单 (12)

7 主要元器件介绍 (13)

小结 (16)

致谢 (17)

参考文献 (18)

附录A 串行通信总电路 (19)

1 设计任务描述

1.1设计题目：串行通信电路

1.2设计要求：

1.2.1设计目的：

（1）掌握串行通信电路的构成、原理与设计方法；

（2）熟悉QuartusII的仿真方法。

1.2.2基本要求：

（1）发方实现8bit码字的并串转换，使用单一电缆发送信号，收方实现串并转换后输出

（2）并行输出端的8bit寄存器；

（3）收方数据是否已准备好指示输出端。

1.2.3发挥部分：

（1）加密通信。

2 设计思路

根据此次课程设计的目的，串行通信电路是将8bit的并行数据通过加密等过程，进行串行输送，在进行解码和串行数据变并行数据，最后输出。

我的设计思路就是：（1）加密模块：将八位数据通过八位加法器使要传送的数据同时加上一个数，而这个数是通过两片计数器组成的时钟电路实现的，并且此时钟电路不断的对输入数据进行加法运算，实现数据的加密计算。（2）并行变串行：并行变串行是通过数据选择器使八位的加密数据通过74151实现数据的串行传送，从而实现电路的功能。（3）串行数据变并行数据的电路设计思路是，将串行数据送到移位寄存器中，控制移位寄存器的时钟脉冲，使数据能够从移位寄存器的八个输出端口输出，但一定要控制好当移位寄存器有时钟脉冲作用时，所选出的数据恰好是加密后的八位并行数据，为后面的解码部分做准备。（4）解密模块：解密电路是利用时钟电路和加法器。不过，是将加法器的CIN端置高电平，实现的是减法运算，还有就是时钟电路输出的要是加密时钟输出数据的反码，这样才能实现数据的解密。另外，数据解密是解密时钟电路的CP脉冲一定要和加密时钟脉冲的CP脉冲一致，才能确保电路的正确性。（5）数据输出电路的设计是将解密电路解密后的数据，送到寄存器中。控制寄存器的脉冲实现数据的输出。

以上为串行通信电路的设计思路。