数字电子时钟课程设计报告
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
“电子技术”课程
设计报告
设计题目:数字电子时钟
*****
学号:***********
班级:电自1104班
指导老师:张橙
目录
一、摘要 (3)
二、电路仿真与设计 (3)
2.1 设计目的 (3)
2.2 设计内容和要求 (3)
2.3 数字电子钟基本原理 (4)
2.3.1、方波发生器 (4)
2.3.2、设计计时电路 (6)
2.3.3、显示电路 (7)
2.3.4、校准电路 (8)
2.3.5、整点报时电路 (9)
三、存在的问题 (9)
四、心得与体会 (9)
附录:
参考文献
原理图
一、摘要
数字钟已成为人们日常生活中不可少的必需品,给人们的生活,学习,工作带来极大的方便。本文介绍的数字钟是一种利用数字电路来显示时、分、秒的装置,与传统的机械钟相比,它具有走时准确,性能稳定,显示直观,无机械传动装置等特点。
数字电子钟由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用555构成的振荡器或石英晶体振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”,该计数器采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用24进制计数器,可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码,通过六位LED显示器显示出来。校时电路是来对“时、分、秒”显示数字进行校对调整。
关键字:
计数器;译码器;显示器;校时电路
二、电路仿真与设计
2.1 设计目的
1、熟悉集成电路的引脚安排和各芯片的逻辑功能及使用方法
2、了解数字电子钟的组成及工作原理
3、熟悉数字电子钟的设计与制作
2.2 设计内容和要求
1、以24小时为一个计数周期;
2、具有“时”、“分”、“秒”数字显示;
3、数码管显示电路;
4、具有校时功能;
5、整点前10秒,数字钟会自动报时,以示提醒;
6、用EWB或PROTEUS画出电路原理图并仿真验证;
2.3 数字电子钟基本原理
数字电子钟的逻辑框图如图1所示。它由555集成芯片构成的振荡电路、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号作为秒脉冲,秒脉冲送入计数器,计数结果通过“时”、“分”、“秒”译码器显示时间。
555方波
发生器
图1
2.3.1、方波发生器
首先设计一个秒脉冲产生电路,可采用555定时器构成多谐振荡器。通过设计多谐振荡器电阻、电容的参数大小,使555定时器输出一个固定频率为1HZ的方波;
用555定时器组成的多谐振荡器如图2(a)所示。接通电源后,
电容C 被充电,当c V 上升到 32cc V 时,使0V 为低电平,同时放电三极
管T 导通,此时电容C 通过2R 和T 放电,c V 下降。当c V 下降到 3cc V
时,0V 翻转为高电平。电容器C 放电所需的时间为
当放电结束时,T 截止,cc V 将通过1R 、2R 向电容器C 充电,c V 由 3cc V 上升到 32cc V 时所需要的时间为
当c V 上升到32cc V ,电路又翻转为低电平。如此周而复始,于是,在电路的输出端就得到一个周期性的矩形波。电路的工作波形如图2(b)。
其振荡周期为
()C R R t t T ph pl 2127.0+=+= 其振荡频率为
()C R R t t ph pl f 21243.11++≈=
为了产生1Hz 的脉冲,可以使
KΩ=201R ,KΩ=5.612R ,uF C 10=
图2
C
R CIn R t pl 227.02≈=()()C
R R C R R t ph 21217.02ln +≈+=
仿真电路图如图3
所示:
图3
2.3.2 设计计时电路
计时电路即是计数
电路,通过计数器集成
芯片74hc192等完成对秒脉冲的计数,其中要重点考虑所选择的计数器芯片的进制问题。秒钟个位计到9进10时,秒钟个位回0,秒钟十位进1,秒钟计到59,进60时,秒钟回00,分钟进1…,以此类推,完成全部计时设计。
图4
如图4所示,该电路为秒计数电路图。可知,采用2片
74HC192分别作为秒的个位和十位,秒个位计数器的时钟脉冲由555方波发生器产生。从0,1……计数到9时,up再来一个上升沿TCU 产生溢出(低电平有效),送到秒十位计数器up产生一个脉冲,从而秒十位加1计数。当秒钟计数到59,进60(0110 0000)时,秒十位计数器Q1,Q2为高电平,经与非门送到计数器的置数端PL (低电平有效)使计数器置零。以此类推,分计数器(60进制)和时计数(24进制)也是同样的原理在此不一一解释。
2.3.3、显示电路
根据EWB或PROTEUS元器件库中数码管的不同,有四个引脚的(显示二进制)、有8个引脚的(显示8段位码,需要添加译码芯片),完成计数结果的输出显示。
如图5所示,对计数器输出的数据通过4511芯片译码显示在7段数码管上(图采用的是共阴极7段数码管)。
图5