基于J1939的车载CAN总线模拟系统的设计

合集下载

相关主题

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

２．ＵｎｉｖｅｒｓｉｔｙｏｆＣｈｉｎｅｓｅＡｃａｄｅｍｙｏｆＳｃｉｅｎｃｅｓ，Ｂｅｉｊｉｎｇ１０００４９，Ｃｈｉｎａ
Ａｂｓｔｒａｃｔ：ＴｈｅｉｍａｇｅｐｒｏｃｅｓｓｉｎｇｓｙｓｔｅｍｄｅｓｃｒｉｂｅｄｈｅｒｅｉｓｂａｓｅｄｏｎｔｈｅｈｉｇｈｓｐｅｅｄａｎｄｌａｒｇｅａｒｒａｙｄｅｔｅｃｔｏｒＣＭＶ２０００．Ｉｎｏｒｄｅｒｔｏｓｉｍｕｌｔａｎｅｏｕｓｌｙｃｏｌｌｅｃｔａｎｄｐｒｏｃｅｓｓｔｗｏｐｉｅｃｅｓｏｆ２Ｋｘ１Ｋａｒａｙｉｍａｇｅｉｎｔｈｅｒａｔｅｏｆ１００ｆｏｓ，
ＣＭＶ２０００高速大面阵信号处理和完整性仿真分析
安平凹，尹达一
１．中国科学院上海技术物理研究所，上海２０００８３２．中国科学院大学，北京１０００４９
摘
要：基于ＣＭＶ２０００高速大面阵探测器构建了图像处理系统，为了在１００ｆ０ｓ帧率的情况下同时采集和处理２片２Ｋｘ
（ＯＤＴ）和数控阻抗（ＤＣＩ）技术进行阻抗匹配时数据线的反射引起的信号上冲和下冲都在器件要求的范围之内，数据线在８ａｒｉｌ线宽８ｍｉｌ间距２０００ｍｉｌ耦合距离的情况下串扰噪声在信号的噪声容限之内等结论。研究了高带宽的高速大
ＡＮＰｉｎｇａｏ，ＹＩＮＤａｙｉ
１．ＳｈａｎｇｈａｉＩｎｓｔｉｔｕｔｅｏｆＴｅｃｈｎｉｃａｌＰｈｙｓｉｃｓ，ＣｈｉｎｅｓｅＡｃａｄｅｍｙｏｆＳｃｉｅｎｃｅｓ，Ｓｈａｎｇｈａｉ２０００８３，Ｃｈｉｎａ
ａｓｔｈｅｍａｉｎｃｏｎｔｒｏｌｌｅｒ，ｆｏｕｒｐｉｅｃｅｓｏｆ５３３Ｍｂｉｔ／ｓＤＤＲ２ＳＤＲＡＭａｓｔｈｅｂｕｆｆｅｒｔｏｒｅｌｉａｚｅｄａｔａａｃｑｕｉｓｉｔｉｏｎ，ｃａｃｈｉｎｇａｎｄｐｒｏｃｅｓｓｉｎｇ．ＴｈｅｓｉｇｎａｌｉｎｔｅｇｒｉｔｙｏｆｐａｒａｌｌｅｌａｎｄｈｉｇｈｓｐｅｅｄｄａｔａｌｉｎｅｓｏｆｔｈｅＤＤＲ２ＳＤＲＡＭｔｈｅｎｂｅｃｏｍｅｓｔｈｅ
ｔｈｅｂａｎｄｗｉｄｔｈｍｕｓｔｂｅｉｄｗｅｅｎｏｕｇｈｆｏｒｃａｃｈｅｄａｔａ．Ｉｎｔｈｉｓｐｒｏｊｅｃｔ，ＸｉｌｉｎｘＣｏｒｐｏｒａｔｉｏｎＶｉ￣ｅｘ５ｓｅｒｉｅｓＦＰＧＡｉｓｕｓｅｄ
１Ｋ面阵的图像，系统必须拥有足够的带宽缓存数据。采用Ｘｉｌｉｎｘ公司Ｖｉ￣ｅｘ５系列ＦＰＧＡ作为主控器件，４片数据速率为５３３Ｍｂｉｔ／ｓ的ＤＤＲ２ＳＤＲＡＭ作为缓存设备，实现数据的采集、缓存和处理。高速并行的ＤＤＲ２ＳＤＲＡＭ数据线的信号完整性将成为系统设计的薄弱环节，因此在电路硬件实际投入制造之前进行仿真是十分必要的。采用Ｃａｄｅｎｃｅ公司的ＳｉｇＸｐｌｏｒｅ和ＳｉｇＮｏｉｓｅ仿真工具对系统中ＤＤＲ２ＳＤＲＡＭ的数据线进行了反射和串扰的仿真，得出了使用片上终端匹配
面阵图像系统信号完整性仿真方法，仿真结果能够满足系统要求，从而为解决此类问题提供了思路和途径。关键词：信号处理；高速ＣＭＯＳ传感器；ＤＤＲ２ＳＤＲＡＭ；信号完整性；反射串扰
中图分类号：ＴＮ７０２文献标志码：Ａ文章编号：１００９－６７１Ｘ（２０１５）０３ — ００１ — ０６
ＣＭＶ２０００ｈｉｇｈ－ｓｐｅｅｄｌａｒｇｅ－ａｒｒａｙｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇ
ａｎｄｉｎｔｅｇｒｉｔｙｓｉｍｕｌａｔｉｏｎａｎａｌｙｓｉｓ
第４２卷第３期
２０１５年６月
ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１００９ — ６７１Ｘ．２０１４１１０１０
应
用
科
技
Ｖｏｌ－４２№ ．３
ＡｐｐｌｉｅｄＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙ
Ｊｕｎｔｔｐ：／／ｗｗｗ．ｃｎｋｉ．ｎｅｔ／ｋｃｍｓ／ｄｅｔａｉｌ／２３．１１９１．Ｕ．２０１５０４２０．１０１２．００５．ｈｔｍｌ