第6章_CMOS集成电路的IO设计

把一个含噪声或缓慢变化的输入信号转变成一个 “干净”的数字输出信号；
正相 CMOS Schmitt Trigger
VDD
基本思想：
M2 Vin X M4
通过调节反相器的比例因 Vout 子来改变其阈值电平；
设计使不同翻转方向时的 比例因子不同；
Moves switching threshold of the first inverter
输入缓冲器
输入缓冲器的主要作用
提供适当的电平转换； 提高信号的驱动能力； 对片内电路起保护作用；

传输门构成的简单输入电路
由一由使能信号E控制的传输门加上保护网络等 其他部分电路构成。
工作原理：
▪ E=0时，输入信号送至片内电路，实现正相输入；
▪ E=1时，不接收输入信号，输出为高阻；
2.5 2.0
Vx (V) 1.5
1.0
0.5 V VM2
此图为M3和M4分别为 0.5/0.25、1.5/0.25时的 模拟结果；
V+ VM1
0.0 0.0
0.5
1.0 1.5 Vin (V)
2.0
2.5
(a) Voltage-transfer characteristics with hysteresis.
施密特触发器的正向阈值电平：
V VTN Vx

In
M2 N2 X MN1 1
Out
VDD R VTN 1 R
M5 N3
VDD
K N1 R KN 3
Notes1


选择合适的 R ，即可得到所需的正向阈值电压；
用作TTL转换电路的输入级时，只要 VIL V，输 出就是合格的高电平；
M1
M3
M1和M2的尺寸分别为1/0.25和3/0.25； 反相器设计为使其开关阈值在Vdd/2附近；
正相 CMOS施密特触发器工作原理

Vin 0 Vout 0
Vin 经两级反相送到Vout ，即：
VDD
Vout Vin
M2 Vin X
M4 Vout
则反馈管M4和驱动管M2等效为 同一输入；
VDD
MP1 4
当Vin=0时，输出为高电平；将 管P3关断，而N3导通；由于： VGSN 1 Vin VGSN 2 Vin Vx In VGSN 3 VOUT Vx
Y
MP3 6 MP2 3
Out
M2 N2 X MN1 1
当Vin VTN 时，管N1导通而 N2仍截止，此时输出仍为高电平， 故N3导通； N1和N3的分压比决定了Vx；

驱动大负载时，输出信号需经过输出缓冲电路以 提高其驱动能力； 对输出驱动的要求： 提供足够大的驱动电流； 使缓冲器的总延迟时间最小；

CMOS输出缓冲
在CMOS IC中，常用多级反相器构成的反相器 链作为输出缓冲电路。
采用反相器级联，且使反相器尺寸逐级增大； 通过设计适当的级数及比例，以使总延迟时间最小；
V VTN Vx

VDD R VTN 1 R
工作原理（2）

Vin=10：
VDD
MP1 4
当Vin=1时，输出为低电平；将 管N3关断，而P3导通；由于： VGSP1 Vin VDD VGSP 2 Vin Vy
VGSP 3 VOUT Vy
Y
MP3 6 MP2 3
W / L P
P VDD VTP Vit 11 N Vit VTN
2
即： 电平转换的输入电路中的N管要做得较大.
非反相的输入缓冲电路
电平转换
反相和驱动
工作原理：
▪ 分三级，第一级是保护网络；第二级用一反相器实
现电平转换；第三级的反相器实现正相输入和提高驱 动.
第六章 CMOS集成电路的I/O设计
输入缓冲器 输出缓冲器 ESD保护电路 三态输出

CMOS集成电路的I/O设计
集成电路芯片通过输入、输出压点与外界联 系的，或接收片外的输入信号，或产生输出信号 驱动片外的负载；
压点上的输入、输出信号则是通过输入、输 出缓冲器与外界相连，从而使片内信号与片外信 号匹配，且其设计质量会影响系统环境下芯片工 作的可靠性。
结论1： 采用 n ln CL / Cin 级反相器链作为输出驱动， 各级反相器尺寸逐级增大e倍时，可使驱动器总的 1/ n 延迟时间最小，为 TD nR1Cin CL / Cin


结论2： 结论1是只从速度优化考虑的，实际缓冲器的 设计不能简单套用其结果，而要从速度、功耗和面 积多方面综合考虑。
非反相施密特触发器及VTC曲线 （Schmitt Trigger）
Vou t V OH
In Out
滞环电压
V OL
VH V V

M– VTC斜率很陡峭，输出信号翻转快速；
V
VM+
Vi n
有两条输出特性曲线，有滞后特性，形成滞环；

对正向变化和负向变化的信号有不同的开关阈值；
施密特触发器的主要用途是：
带反馈管的正相输入缓冲电路
Vin
第一级反相器实现电平转 换；
第二级反相器实现正相输入和提高驱动能力；
当第一级反相器输出为高电平时，电路有静态功耗；
施密特触发器


一种非双稳的再生电路； 在其DC特性上表现出有用的滞环特性： 其开关阈值是可变的且取决于信号的翻转方向； 有两个逻辑阈值电平； 是一种阈值转换电路，主要应用在有噪声的环境 中；
图中显示出该电路的 滞环效应； 输出由高至低的转换 点V-(0.9V)低于Vdd/2， 而由低至高的开关阈值V+ (1.6V)大于Vdd/2；
VDD
M2 Vin X
M4 Vout
M1
M3
通过改变M3和M4的尺寸， 2.0 可改变M1和M2构成的反相器 V+ 的阈值转换点； 1.5 设保持M3的器件宽度， 1.0 V- k = 1 即保持反相器的V-不变； k=3 k=2 0.5 要改变由高至低的翻转， k=4 需改变PMOS管M4的尺寸； 0.0 0.0 0.5 1.0 1.5 2.0 2.5 V (V) 若M4的器件宽度为 The effect of varying the ratio of the PMOS device M . The width is k* 0.5m m. k*0.25um,则开关阈值V+随k 值的增加而增大。

确定电平转换反相器中N、P管的宽长比：
W / L N
W / L P
P VDD VTP Vit N Vit VTN
2
电平转换电路的设计举例
VTN VTP 0.8V 且 N 2P 设 VDD 5V ， 则：
W / L N
2.5
in 4
反相 CMOS Schmitt Trigger
VDD
MP1 4
Y
MP3 6 MP2 3
以输入、输出线为分界， 分成上、下两个完全对称的 部分；
Out
In
M2 N2 X MN1 1
M5 N3
VDD
上部分是PMOS，下部 分是NMOS，两部分的性能 互补；
工作原Hale Waihona Puke （1）Vin=01：
Vin Cin Co1 CG2 Co2 Vout
CG3
CL
级联反相器的优化设计

按固定的比例因子逐级增大器件尺寸； 1 S CL / Cin n 这样，每级反相器有近似相等的延迟时间，对 减小缓冲器的总延迟时间有利；

要使总的延迟时间最小，则反相器链的级数应有一 最佳； n ln CL / Cin , S e
R (VDD VTP ) 1 R
M5 N3
VDD
Notes2

' 选择合适的 ，即可得到所需的反向阈值电压；
R

用作TTL转换电路的输入级时，只要 VIH V ， 输出就是合格的低电平；
V VTP Vy

R (VDD VTP ) 1 R
CMOS Schmitt Trigger的噪容
TTL到 CMOS逻辑电平的转换
“1”
“0” (b) 对应的电压转移特性曲线
(a) TTL到CMOS的电平转换
对 CMOS而言：
VIH min 2V VIL max 0.8V
电平转换电路的设计实现
合理设计CMOS反相输入电路中反相器的P管和N管 的比值，可实现TTL驱动到CMOS接收门之间的逻辑电 平转换。
K P1 Vin VDD VTP K P 3 Vout Vy VTP
2 2
VDD
MP1 4
Y
MP3 6 MP2 3
而当Vin VTP Vy V ，
施密特触发器的反向阈值电平：
V VTP Vy
In
M2 N2 X MN1 1
Out
K P1 R K P3
In
M2 N2 X MN1 1
Out
当Vin VDD V TP 时，管P1导通 而P2仍截止，此时输出仍为低电平， 故P3导通； P1和P3的分压比决定了Vy；
M5 N3
VDD
因Vin 较大，管P1工作在饱和区； 又因 VGP3 VDP3 0 ，则管P3 也工作在饱和区，故有电流方程：
ESD保护网络模型
在输入端增加输入保护电路，一方面是为栅上积 累的静电荷提供放电通路；另一方面是电压钳位，防 止过大的电压加到MOS 器件上。
保护网络一般由分布电阻 和二极管组成；
一般：二极管使信号电平钳位到一定的电压范围：
0.7V V VDD 0.7V
双二极管保护电路
CMOS IC中的输入缓冲常采 用双二极管保护电路，即用一个 电阻和两个反偏的二极管构成保 护网络，对NMOS和PMOS都有 保护作用。
输出缓冲器
ESD保护电路
静电放电（ESD）
当存储在人体或机器上的电荷与芯片接触，与 栅上积累的静电荷发生静电感应而放电时，因产生 瞬时的过大电流，而导致芯片永久损坏的现象，称 为静电放电； 是MOS集成电路设计中必须考虑的一个可靠性 问题。
不同的ESD检测电路模型
(a)人体模型(HBM) (b)机器模型(MM) (c)用于ESD测试的充电器件模型(CDM)
M1
M3
此时M4 导通，M3截止； 则M2和M4等效为同一管子，但导电因子增大了反相器 的比例因子减小阈值电压升高为 V ；
Vin
0 1 Vout 0 1
此时M4截止，M3导通； 下拉网导电因子增大反相器的比例因子 增加阈值电压降 低为 V
Schmitt Trigger Simulated VTC

最大输入噪声容限：
VNHM VDD V VNLM V

用CMOS施密特触发器作输入缓冲器，可提高 电路的输入噪容； 采用对称设计时，具有对称的正、反向阈值：
1 V VDD V 2 1 V VDD V 2


史密特触发器做输入缓冲器
输出缓冲器
输出驱动
带反馈管的正相输入缓冲电路
工作原理：
以两级反相器级联的输入 电路为基础；
在第一级反相器的上拉支
D A
PN
VDD
Vin M1 M2
Mf
M3
M4
路增加一(稳压)二极管， 可降低第一级反相器的电源电压，从而降低其阈值电 压；
在第一级反相器的输出增加一上拉反馈管，其输入为
第一级反相器的输出反馈，可改善第一级反相器的输 出高电平；
反相器构成的简单输入电路
由CMOS反相器和保护网络构成的基本输入电路；
反相器具有电平转换功能并实现反相输入，可实现 CMOS逻辑电路接收TTL信号的功能。
TTL逻辑的相关电平

TTL标准逻辑电平
VOH 2.4V
VOL 0.4V

TTL最坏情况下的输出信号电平
VOH 2V
VOL 0.8V

调节宽长比，使阈值点设置在VIH min和VIL max 的中点；
VIH min VIL max Vit 1.4V 2

由CMOS反相器阈值电平及比例因子的定义，则可确 定电路尺寸； VTN 0 VDD VTP K P P Cox W / L P 0 Vit ( INV ) K N N Cox W / L N 1 0
M5 N3
VDD
又因 VGN 3 VDN 3 VDD ，则管 N3也工作在饱和区，故有电流方程：
K N 1 Vin VTN K N 3 VDD Vx VTN
2 2
；
因Vin 较小，管N1工作在饱和区
VDD
MP1 4
Y
MP3 6 MP2 3
而当Vin VTN Vx V ，