数字电子时序电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
10 11 12 13 14 15 16
CP
Q0 0
4 5 6 0
第五章 时序逻辑电路
§5-1 概述
§5-2 时序逻辑电路的分析方法
§5-3 若干常用的时序逻辑电路 §5-4 时序逻辑电路的设计方法
§5-1
1、功能特点
概述
时序逻辑电路的特点
任一时刻的输出信号不仅取决于此时刻的输入信号， 而且取决于上一个时刻的输出状态。具备这种逻辑功能特点 的电路叫做时序逻辑电路（简称时序电路）。 2、电路特点 包含组合逻辑电路和存储电路；包含反馈电路。
（7）逻辑功能分析 该电路一共有3个循环状态00、01、10。 当X=0时，按照加1规律从00→01→10→00循环变化，并每当转 换为10状态（3个循环状态中的最大数）时，输出Z=1； 当 X=1 时，按照减 1 规律从 10→01→00→10 循环变化，并每当 转换为00状态（3个循环状态中的最小数）时，输出Z=1。
设： 0 则： 1
2
0 0
0
0
0 1
0 1
0
Q3n+1 =Q3Q2Q1+Q3Q2
Q2n+1 =Q2Q1+Q3Q2Q1 Q1n+1 =（Q3+Q2 ） Q1 Y = Q3Q2
3 4 5 6
7 设：0
0 1 1 1 0
1
1 0 0 1
0 1
1 0 1
0 0 1
则：1
0
0
0
5）状态转换图
输入变 量/输出 变量
下一节
上一页
下一页
5.2.3．异步时序逻辑电路的分析
与同步时序逻辑电路不同的是，异步电路中，每次电路状态发 生转换时并不是所有触发器都有时钟信号。只有那些有时钟信 号的触发器才需要用特性方程去计算次态，而没有时钟信号的 触发器将保持原来的状态不变。
例：试分析如图所示的时序逻辑电路的功能并检查电路能否 自启动。
二、举例
1.试分析下图时序电路的逻辑功能。 1J Q1
C1
1J Q2
C1
Q3 &1J
C1
&
1 Y
1K CP 解： 1）输出方程 2）驱动方程
Q1
&
1K
Q2
1K
Q3
Y = Q3Q2 J1 = Q3Q2 ； K1 = 1 J2 = Q1 ； K2 = Q3 Q1 J3 = Q2Q1 ； K3 = Q2
D1
0
D2
D3
1
D1 、 D3 已被送到相应触发器的D端，当 D2 、 若输入信号 D0 、 CP脉冲来到时，四个触发器的输出端 Q 、Q 、Q 、Q 的电平分 D1 、 D3 的电平，这时输入信号就被寄存起 别等于端 D0 、 D2 、 来了。只要没有新的输入信号，触发器的状态就不会改变， 也就是说，输入信号在寄存器中一直保持到下一个输入信 号到达时为止。
②当X=1时。 将X=1代入输出方程和状态方程，则
Z Q1n Q0n
Q1
n 1
Qn 1Qn 0
Q0
n 1
Q1n Q0n
根据以上两种情况，我们可以列出状态转换表(设现态 n n Q 为 1 Q0 00 ）
输 入
X 0
时 钟
CP
触发器状态
Q1 Q0
输 出
Z
0 1 2 0 1 2 0 1
0 1 2 3
每个触发器只能储存1位二值代码，所以4个触发器组成的 寄存器能储存一组4位的二值代码。如：1001。
同时，这里也有异步置位端，所以，在没有输入脉冲的前 提下，也可用它来进行清0。但是，在进行储存数码时， 这个异步置位端必须结成无效状态，即接高电平（因为RD 为低电平有效。
二、
移位寄存器：移位寄存器除了具有存储代码的功能
0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1
◆ 结论： 五进制加 法计数器。
返回
上一节
下一节
上一页
下一页
§5-3 若干常用的时序逻辑电路
Q0
1D C1 FFA
以外，还具有移位功能。
1、移位电路组成 （从Q3 向Q0移) Q1
1D C1 FFB
Q2
1D C1 FFC
Q3
1D C1 FFD
DIL
DIL是左移数据输入端；
Q0端是串行输出端； Q0Q1Q2Q3 端是并行输出端。
2、工作过程 移状态表 Q0 Q1 Q2 Q3 DIL D0 D1 D2 D3 D0 D1 D2 D3 CP顺序 1 2 3 4 X X X X X D0 X D0 D1 D0 D1 D2
Q1 Z & FF 1 C1 FF 0 C1 Q0
∧
∧
CP
1D
1D
解： Q1 Q0 由于在异步时序逻辑电路中，没有统一的时钟脉冲，因此， 分析时必须写出时钟方程。 & Z （1）写各时钟方程
FF 1 FF 0
CP0=CP（时钟脉冲源的上升沿触发）
1D
C1
C1
∧
∧
CP
CP1=Q0（当FF0的Q0由0→1时，Q1才可能改变状态，否则Q1将 保持原状态不变） （2）写输出方程 （3）写各触发器的驱动方程
5-3-2
二进制 同步 计数器 二进制 异步 十进制 任意进制 十进制 任意进制
计数器
加法，减法，可逆
加法，减法，可逆
加法计数器：随cp的输入，电路递增计数
减法计数器：随cp的输入，电路递减计数
可逆计数器：随cp的输入，电路可增可减计数
一、同步计数器
(一) 同步二进制计数器 1、同步二进制加法计数器（四块T触发器组成） C &
1 0
0 0 1 0 1 0 1
0
0 1 0 0 0 1
0 0 1 1 0 0 0 0
1
偏离 状态
（5）画状态图 根据状态表，我们很容易画出该电路的状态 转换图。
偏离状态 游离于主循环的状态称 为偏离状态，进入任一 偏离状态都可返回主循 环时，称该电路具有自 启动特性。 （6）画时序波形图
CP X Q0 Q1 Z
时序电路以触发器作为基本单元，使用门电路加以配合，完 成特定的时序功能。若电路中所有的触发器都由同一时钟脉 冲控制，则称为同步时序电路，否则称为异步时序电路。
反馈电路将存储电路的输出状态反馈到组合逻辑电路 的输入端，与输入信号一起共同决定电路的输出。
§5-2
时序逻辑电路的分析方法
重点讲同步时序逻辑电路的分析方法。
000
/1 /1
/0
001
/0
010
/0
011
/0
Q3Q2Q1
/Y
3
111
4 5 6 7
110
/0 101
/0
100
6） 时序图
CP Q1 Q2 Q3 1 2
7、分析电路的功能
t
0 0 t
1 0
1 0
t
t t
随CP的输入，电路循 环输出七个稳定状态， 所以是七进制计数器。 Y端的输出是此七进制 计数器的进位脉冲。
0 1 1 1 1
x 0 0 1 1
x 清零 0 保持 1 右移(向Q3移) 0 左移(向Q0移) 1 并行输入
DIR为右移串行输入端， DIL为左移 串行输入端，D0D1D2D3为数据并 行输入端 Q0Q1Q2Q3 为数据并行 输出端，S1S0工作状态控制端。 要想只将一个1右移， 操作过程见上：
同步时序电路：构成电路的每块触发器的时钟脉冲来自同 一个脉冲源，同时作用在每块触发器上 。
异步时序电路：构成电路的每块触发器的时钟脉冲来自不 同的脉冲源，作用在每块触发器上的时间也不一定相同。
一、同步时序逻辑电路的分析步骤
1、写输出方程（输出–输入） 5、画状态转换图 2、写驱动方程（触发器输入—输入）6、画时序波形图 3、写状态方程（触发器的次态－初 7、分析其功能 态、触发器输入） 8、检查自启动 4、填状态转换表
n J 1 Q1 K 1Q1n ( X Q0 ) Q1n
n
（4）列状态转换表 由于输入控制信号X可取1，也可取0，所以分两种情况列状 态转换表和画状态图。 ①当X=0时： 将X=0代入输出方程和状态方程，则
n Z Q1n Q0
Q1n1 Q1n Q0n
Q0
n 1
Qn 1Qn 0
Q1n+1 = J1Q1+K1Q1 =Q3Q2 Q1 =（Q3+Q2 ） Q1 3) 状态方程 Q2n+1 = J2Q2+K2Q2 =Q2Q1+Q3Q2Q1 Q3n+1 = J3Q3+K3Q3 =Q3Q2Q1+Q3Q2
4）状态转换表
CP的顺序 Q3 Q2 Q1 Y 0 0 0 0 0 0 1 0 已知：
[例题] 分析电路的逻辑功能。
J2 = Q1Q0 K2 = 1
J1 = 1 K1= 1
J0 = Q2 K0 = 1
返回
上一节
下一节
上一页
下一页
J0 = Q2 K0 = 1 J1 = 1 K1= 1 J2 = Q1Q0 K2 = 1 CP
0 1 2 3 4 5
Q2 Q1 Q0 J2 K2 J1K1 J0K0
Q1n
0 1 1 0
Q1n 1
Z
1 0 0 0
CP1
↑ 0 ↑ 0
CP0
↑ ↑ ↑ ↑
0 1 0 1
1 1 0 0
1 0 1 0
（6）画状态转换图和时序波形图
（7）逻辑功能分析 由状态图可知：该电路一共有4个循环状态00、01、10、11， 在时钟脉冲作用下，按照减 1 规律循环变化，所以这是一个 4 进制减法计数器，Z=1是借位信号。电路可以自启动。
5-3-1 寄存器和移位寄存器
5-3-2 计数器
5-3-3 顺序脉冲发生器
5.3.1
寄存器和移位寄存器
一、寄存器:用于寄存一组二值代码的逻辑器件
1、电路结构 （用四块D触发器构成）
2、工作原理
存入：
0 1
0
0
0 1
Q0
1D R
Q1
1D R
Q2
1D R
Q3
1D R
RD
CP 存数 指令
若输入：1
D0
0
右移等效于 4、集成移位寄存器74LS194 ×2；左移等 效于÷2 1 0 1 0 1 0 1 向右移举例：
1 1 0
Leabharlann Baidu
RD Q0 Q1 Q2 Q3 CP S1 DIR 74LS194 DIL D0 D1 D2 D3 S0
1
2
3
4
0 1 具体的电路，可参 见书本P238图5.3.7。
功能表： RD S1 S0 工作状态
Q3
C1 1N
Q2
C1 1N
Q1
C1 1N
Q0
C1 1N
CP
T3 & & T2 T1 T0=1
(1) 输出方程
C=Q3Q2Q1Q0
(2) 驱动方程
T0=1； T1=Q0； T2=Q1Q0； T3=Q2Q1Q0
(3)时序波形图
1 2 3 1 0 1
已知：
T0=1 T1=Q0 C=Q3Q2Q1Q0 T2=Q1Q0 T3=Q2Q1Q0
8、检查自启动 由状态转换表知， 此电路能自启动。
Y
2.试分析如图所示时序逻辑电路的功能并检查电路能否自启动。
Q1 FF 1 1J C1 1K 1 Q0 FF 0 1J ┌ ┌ C1 1K 1 CP
=1 Z &
┌ ┌
=1
=1
X
（1）写输出方程
n Z ( X Q1n ) Q0
（2）写驱动方程
所以该电路是一个可控3进制计数器。当X=0时，作加法计数， Z=1是进位信号；当X=1时，作减法计数，Z=1是借位信号。
（8）检查电路的自启动情况 从状态表或状态图中可以看出，若电路的现态为有效循 环以外的状态11，则随着时钟的输入，电路的次态为00， 能自动进入主循环。所以，该电路可以自启动。
[例题] 分析电路的逻辑功能。
J 0 X Q1n
n J 1 X Q0
K0 1
K1 1
（3）写状态方程
将各驱动方程代入JK触发器的特性方程 触发器的状态方程：
Q0
n 1 n n n J 0 Q0 K 0 Q0 ( X Q1n )Q0
Q n1 J Q n KQ n
，得各
Q1
n 1
1D
D0 Q0n
（4）写各触发器的次态方程
D1 Q1n
，得：
n1 Q D 将各驱动方程代入D触发器的特性方程
Q0
Q1
n 1
n D0 Q0
n
（CP由0→1时此式有效） （Q0由0→1时此式有效）
n 1
D1 Q1
（5）列状态转换表
现态 次态
n Q0
输出
n 1 Q0
时钟脉冲
CP
例如：要移入D0D1D2D3
4个CP过后， D0D1D2D3移入
利用移位寄存器可以实现代码的串行－并行转换，以及并 行－串行转换。 1.串行数据变为并行数据举例：
用五个时钟脉冲将串行数据个就各位，用并行取样脉冲开门取数。
2.并行转换为串行举例：
并行置入时，要先用置0 端将 所有 Q 置0，数据就可 以使并行数据与 D 端相连了。当然并行采样信号M=1， 即送个脉冲： M
1 Q2
J C K
1
Q1
J C K
1
Q0
J C K
SD
1
CP
J0 = K0 = 1
J1 = K1= Q0
J2 = K2= Q1 Q0 ◆ 结论：减法计数器。
返回 上一节
CP 0 1 2 3 4 5 6 7 8
Q2 Q1 Q0 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
CP
Q0 0
4 5 6 0
第五章 时序逻辑电路
§5-1 概述
§5-2 时序逻辑电路的分析方法
§5-3 若干常用的时序逻辑电路 §5-4 时序逻辑电路的设计方法
§5-1
1、功能特点
概述
时序逻辑电路的特点
任一时刻的输出信号不仅取决于此时刻的输入信号， 而且取决于上一个时刻的输出状态。具备这种逻辑功能特点 的电路叫做时序逻辑电路（简称时序电路）。 2、电路特点 包含组合逻辑电路和存储电路；包含反馈电路。
（7）逻辑功能分析 该电路一共有3个循环状态00、01、10。 当X=0时，按照加1规律从00→01→10→00循环变化，并每当转 换为10状态（3个循环状态中的最大数）时，输出Z=1； 当 X=1 时，按照减 1 规律从 10→01→00→10 循环变化，并每当 转换为00状态（3个循环状态中的最小数）时，输出Z=1。
设： 0 则： 1
2
0 0
0
0
0 1
0 1
0
Q3n+1 =Q3Q2Q1+Q3Q2
Q2n+1 =Q2Q1+Q3Q2Q1 Q1n+1 =（Q3+Q2 ） Q1 Y = Q3Q2
3 4 5 6
7 设：0
0 1 1 1 0
1
1 0 0 1
0 1
1 0 1
0 0 1
则：1
0
0
0
5）状态转换图
输入变 量/输出 变量
下一节
上一页
下一页
5.2.3．异步时序逻辑电路的分析
与同步时序逻辑电路不同的是，异步电路中，每次电路状态发 生转换时并不是所有触发器都有时钟信号。只有那些有时钟信 号的触发器才需要用特性方程去计算次态，而没有时钟信号的 触发器将保持原来的状态不变。
例：试分析如图所示的时序逻辑电路的功能并检查电路能否 自启动。
二、举例
1.试分析下图时序电路的逻辑功能。 1J Q1
C1
1J Q2
C1
Q3 &1J
C1
&
1 Y
1K CP 解： 1）输出方程 2）驱动方程
Q1
&
1K
Q2
1K
Q3
Y = Q3Q2 J1 = Q3Q2 ； K1 = 1 J2 = Q1 ； K2 = Q3 Q1 J3 = Q2Q1 ； K3 = Q2
D1
0
D2
D3
1
D1 、 D3 已被送到相应触发器的D端，当 D2 、 若输入信号 D0 、 CP脉冲来到时，四个触发器的输出端 Q 、Q 、Q 、Q 的电平分 D1 、 D3 的电平，这时输入信号就被寄存起 别等于端 D0 、 D2 、 来了。只要没有新的输入信号，触发器的状态就不会改变， 也就是说，输入信号在寄存器中一直保持到下一个输入信 号到达时为止。
②当X=1时。 将X=1代入输出方程和状态方程，则
Z Q1n Q0n
Q1
n 1
Qn 1Qn 0
Q0
n 1
Q1n Q0n
根据以上两种情况，我们可以列出状态转换表(设现态 n n Q 为 1 Q0 00 ）
输 入
X 0
时 钟
CP
触发器状态
Q1 Q0
输 出
Z
0 1 2 0 1 2 0 1
0 1 2 3
每个触发器只能储存1位二值代码，所以4个触发器组成的 寄存器能储存一组4位的二值代码。如：1001。
同时，这里也有异步置位端，所以，在没有输入脉冲的前 提下，也可用它来进行清0。但是，在进行储存数码时， 这个异步置位端必须结成无效状态，即接高电平（因为RD 为低电平有效。
二、
移位寄存器：移位寄存器除了具有存储代码的功能
0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1
◆ 结论： 五进制加 法计数器。
返回
上一节
下一节
上一页
下一页
§5-3 若干常用的时序逻辑电路
Q0
1D C1 FFA
以外，还具有移位功能。
1、移位电路组成 （从Q3 向Q0移) Q1
1D C1 FFB
Q2
1D C1 FFC
Q3
1D C1 FFD
DIL
DIL是左移数据输入端；
Q0端是串行输出端； Q0Q1Q2Q3 端是并行输出端。
2、工作过程 移状态表 Q0 Q1 Q2 Q3 DIL D0 D1 D2 D3 D0 D1 D2 D3 CP顺序 1 2 3 4 X X X X X D0 X D0 D1 D0 D1 D2
Q1 Z & FF 1 C1 FF 0 C1 Q0
∧
∧
CP
1D
1D
解： Q1 Q0 由于在异步时序逻辑电路中，没有统一的时钟脉冲，因此， 分析时必须写出时钟方程。 & Z （1）写各时钟方程
FF 1 FF 0
CP0=CP（时钟脉冲源的上升沿触发）
1D
C1
C1
∧
∧
CP
CP1=Q0（当FF0的Q0由0→1时，Q1才可能改变状态，否则Q1将 保持原状态不变） （2）写输出方程 （3）写各触发器的驱动方程
5-3-2
二进制 同步 计数器 二进制 异步 十进制 任意进制 十进制 任意进制
计数器
加法，减法，可逆
加法，减法，可逆
加法计数器：随cp的输入，电路递增计数
减法计数器：随cp的输入，电路递减计数
可逆计数器：随cp的输入，电路可增可减计数
一、同步计数器
(一) 同步二进制计数器 1、同步二进制加法计数器（四块T触发器组成） C &
1 0
0 0 1 0 1 0 1
0
0 1 0 0 0 1
0 0 1 1 0 0 0 0
1
偏离 状态
（5）画状态图 根据状态表，我们很容易画出该电路的状态 转换图。
偏离状态 游离于主循环的状态称 为偏离状态，进入任一 偏离状态都可返回主循 环时，称该电路具有自 启动特性。 （6）画时序波形图
CP X Q0 Q1 Z
时序电路以触发器作为基本单元，使用门电路加以配合，完 成特定的时序功能。若电路中所有的触发器都由同一时钟脉 冲控制，则称为同步时序电路，否则称为异步时序电路。
反馈电路将存储电路的输出状态反馈到组合逻辑电路 的输入端，与输入信号一起共同决定电路的输出。
§5-2
时序逻辑电路的分析方法
重点讲同步时序逻辑电路的分析方法。
000
/1 /1
/0
001
/0
010
/0
011
/0
Q3Q2Q1
/Y
3
111
4 5 6 7
110
/0 101
/0
100
6） 时序图
CP Q1 Q2 Q3 1 2
7、分析电路的功能
t
0 0 t
1 0
1 0
t
t t
随CP的输入，电路循 环输出七个稳定状态， 所以是七进制计数器。 Y端的输出是此七进制 计数器的进位脉冲。
0 1 1 1 1
x 0 0 1 1
x 清零 0 保持 1 右移(向Q3移) 0 左移(向Q0移) 1 并行输入
DIR为右移串行输入端， DIL为左移 串行输入端，D0D1D2D3为数据并 行输入端 Q0Q1Q2Q3 为数据并行 输出端，S1S0工作状态控制端。 要想只将一个1右移， 操作过程见上：
同步时序电路：构成电路的每块触发器的时钟脉冲来自同 一个脉冲源，同时作用在每块触发器上 。
异步时序电路：构成电路的每块触发器的时钟脉冲来自不 同的脉冲源，作用在每块触发器上的时间也不一定相同。
一、同步时序逻辑电路的分析步骤
1、写输出方程（输出–输入） 5、画状态转换图 2、写驱动方程（触发器输入—输入）6、画时序波形图 3、写状态方程（触发器的次态－初 7、分析其功能 态、触发器输入） 8、检查自启动 4、填状态转换表
n J 1 Q1 K 1Q1n ( X Q0 ) Q1n
n
（4）列状态转换表 由于输入控制信号X可取1，也可取0，所以分两种情况列状 态转换表和画状态图。 ①当X=0时： 将X=0代入输出方程和状态方程，则
n Z Q1n Q0
Q1n1 Q1n Q0n
Q0
n 1
Qn 1Qn 0
Q1n+1 = J1Q1+K1Q1 =Q3Q2 Q1 =（Q3+Q2 ） Q1 3) 状态方程 Q2n+1 = J2Q2+K2Q2 =Q2Q1+Q3Q2Q1 Q3n+1 = J3Q3+K3Q3 =Q3Q2Q1+Q3Q2
4）状态转换表
CP的顺序 Q3 Q2 Q1 Y 0 0 0 0 0 0 1 0 已知：
[例题] 分析电路的逻辑功能。
J2 = Q1Q0 K2 = 1
J1 = 1 K1= 1
J0 = Q2 K0 = 1
返回
上一节
下一节
上一页
下一页
J0 = Q2 K0 = 1 J1 = 1 K1= 1 J2 = Q1Q0 K2 = 1 CP
0 1 2 3 4 5
Q2 Q1 Q0 J2 K2 J1K1 J0K0
Q1n
0 1 1 0
Q1n 1
Z
1 0 0 0
CP1
↑ 0 ↑ 0
CP0
↑ ↑ ↑ ↑
0 1 0 1
1 1 0 0
1 0 1 0
（6）画状态转换图和时序波形图
（7）逻辑功能分析 由状态图可知：该电路一共有4个循环状态00、01、10、11， 在时钟脉冲作用下，按照减 1 规律循环变化，所以这是一个 4 进制减法计数器，Z=1是借位信号。电路可以自启动。
5-3-1 寄存器和移位寄存器
5-3-2 计数器
5-3-3 顺序脉冲发生器
5.3.1
寄存器和移位寄存器
一、寄存器:用于寄存一组二值代码的逻辑器件
1、电路结构 （用四块D触发器构成）
2、工作原理
存入：
0 1
0
0
0 1
Q0
1D R
Q1
1D R
Q2
1D R
Q3
1D R
RD
CP 存数 指令
若输入：1
D0
0
右移等效于 4、集成移位寄存器74LS194 ×2；左移等 效于÷2 1 0 1 0 1 0 1 向右移举例：
1 1 0
Leabharlann Baidu
RD Q0 Q1 Q2 Q3 CP S1 DIR 74LS194 DIL D0 D1 D2 D3 S0
1
2
3
4
0 1 具体的电路，可参 见书本P238图5.3.7。
功能表： RD S1 S0 工作状态
Q3
C1 1N
Q2
C1 1N
Q1
C1 1N
Q0
C1 1N
CP
T3 & & T2 T1 T0=1
(1) 输出方程
C=Q3Q2Q1Q0
(2) 驱动方程
T0=1； T1=Q0； T2=Q1Q0； T3=Q2Q1Q0
(3)时序波形图
1 2 3 1 0 1
已知：
T0=1 T1=Q0 C=Q3Q2Q1Q0 T2=Q1Q0 T3=Q2Q1Q0
8、检查自启动 由状态转换表知， 此电路能自启动。
Y
2.试分析如图所示时序逻辑电路的功能并检查电路能否自启动。
Q1 FF 1 1J C1 1K 1 Q0 FF 0 1J ┌ ┌ C1 1K 1 CP
=1 Z &
┌ ┌
=1
=1
X
（1）写输出方程
n Z ( X Q1n ) Q0
（2）写驱动方程
所以该电路是一个可控3进制计数器。当X=0时，作加法计数， Z=1是进位信号；当X=1时，作减法计数，Z=1是借位信号。
（8）检查电路的自启动情况 从状态表或状态图中可以看出，若电路的现态为有效循 环以外的状态11，则随着时钟的输入，电路的次态为00， 能自动进入主循环。所以，该电路可以自启动。
[例题] 分析电路的逻辑功能。
J 0 X Q1n
n J 1 X Q0
K0 1
K1 1
（3）写状态方程
将各驱动方程代入JK触发器的特性方程 触发器的状态方程：
Q0
n 1 n n n J 0 Q0 K 0 Q0 ( X Q1n )Q0
Q n1 J Q n KQ n
，得各
Q1
n 1
1D
D0 Q0n
（4）写各触发器的次态方程
D1 Q1n
，得：
n1 Q D 将各驱动方程代入D触发器的特性方程
Q0
Q1
n 1
n D0 Q0
n
（CP由0→1时此式有效） （Q0由0→1时此式有效）
n 1
D1 Q1
（5）列状态转换表
现态 次态
n Q0
输出
n 1 Q0
时钟脉冲
CP
例如：要移入D0D1D2D3
4个CP过后， D0D1D2D3移入
利用移位寄存器可以实现代码的串行－并行转换，以及并 行－串行转换。 1.串行数据变为并行数据举例：
用五个时钟脉冲将串行数据个就各位，用并行取样脉冲开门取数。
2.并行转换为串行举例：
并行置入时，要先用置0 端将 所有 Q 置0，数据就可 以使并行数据与 D 端相连了。当然并行采样信号M=1， 即送个脉冲： M
1 Q2
J C K
1
Q1
J C K
1
Q0
J C K
SD
1
CP
J0 = K0 = 1
J1 = K1= Q0
J2 = K2= Q1 Q0 ◆ 结论：减法计数器。
返回 上一节
CP 0 1 2 3 4 5 6 7 8
Q2 Q1 Q0 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1