通用阵列逻辑GAL

首先，从宏观上知道GAL的作用。

通用阵列逻辑，与门是可编程的，或门根据不同的型号的器件有的可以编程有的则不可以。

既然能够编程则能够输入，也能够输出。

如图所示蓝线是32列的与门输入，可编程（控制使用多少列）。

64行组成阵列。

每组都输入到一个OLMC 单元称之为输出逻辑宏。

下面是逻辑宏的内部电路：
与矩阵后的8个输入端接到G1的输入端，G1是或门。

其中第一项比较特殊，第一项是经过乘积项选择器(PTMUX)输出到G1的，而乘积项选择器是受G3的输出端来控制的，如果G3的输出为0则从乘积项选择器的0就是接地端输入到G1,如果是G3的输出端为1则将与矩阵的第一项输入到G1.
G3是受AC0和AC1（n）的与非门来控制的，AC0和AC1（n）是结构控制字来控制的，结构控制字是编程完后自动生成的（如最下图所示）。

G5是一个三态门，他是受TSMUX（三态门控制数据选择器）控制的，而三态门数据选择器是受AC0和AC1（n）来控制的，当AC0为0，AC1（n）为0的时候Vcc端导通，三态门数据选择器输出高电平Vcc即1，那么三态门导通，此时数据输出；如果是01那么接地，三态门数据选择器输出0，三态门处于高阻态。

此时不能输出，只能做输入端；当为10的时候，受OE的控制，OE接的是外面第11管脚，而管脚跟这里的OE接有一个反相器，外面是低电平有效，到这里是高电平有效；如果是11，那此时的三态门数据选择器受与矩阵的第一项控制，如果是第一项是1那么三态门导通，此时是数据输出端，如果是0那么就是输入端。

OMUX也是一个数据选择器，也是受AC0和AC1（n）的控制（G4），G4输出端如果是0，则从与矩阵出来的数据由G1，G2，到G5，此时是组合数字电路。

如果G4的输出端是1的话，那么会经过D触发器（实际上一个D触发器构成的寄存器），此时就是时序数字电路。

G2是一个异或门，由异或门的性质可知，A异或0等于A,A异或1等于A非，相当于此时加一个缓冲器。

那么此时控制的就是电路输出是低电平有效还是高电平有效。

FMUX（反馈数据选择器）受AC0，AC1(n)，AC1（m）的控制。

*号代表0或者1.
100或者101把寄存器的状态反馈到与矩阵里面做输入。

110或者111，此时三态门选择器受与矩阵的控制，如果与矩阵的第一项是1，三态门导通，将此时输出反馈回去，如果与矩阵的第一项是0，三态门截至，将外接管脚的输入反馈回去（输入端），
011，此时三态门截至，将邻级的输入反馈回去
‘001，三态门导通，数据输出。

010或者000反馈0.。