第二章 MOS器件的物理基础

CMOS模拟集成电路设计 第二章 MOS器件物理基础
2.2 MOS的I/V特性
根据上面的推导，可以画出如左图的曲线。
当VDS ≤ VGS − VTH 时，我们说器件工作在 线性区或三极管区。
当VDS << 2(VGS − VTH )时，可以近似得到 W (VGS − VTH )VDS，此时我们说 L 器件工作在深线性区，相当于一个电阻 V W Ron = DS ≈ 1 /[ µ nCox (VGS − VTH )] ID L I D ≈ µ nCox
◇NMOS的版图和剖面
CMOS模拟集成电路设计 第二章 MOS器件物理基础
5
2.1 MOS基本概念
◇ NMOS 和 PMOS(N阱)
对于标准的P衬底工艺，NMOS直接制作在 衬底上，PMOS必须制作在N阱中，每一个 PMOS可以有自己独立的阱。
CMOS模拟集成电路设计 第二章 MOS器件物理基础
6
CMOS模拟集成电路设计 第二章 MOS器件物理基础
20
2.2 MOS的I/V特性
沟道夹断（pinch-off）示意： 沟道电荷变为零之后，漂 移到夹断点的电子被较强的 电场快速“扫”进漏端。 因此，可以近似的认为漏电流 的大小与夹断点到漏端之间电 子的行为无关。
VG
S
VD
n+ 0 P型衬底
x=L' L
22
2.2 MOS的I/V特性
2.2.4 I/V特性总结：
VDS < VGS − VTH 线性区
红色部分：沟道在源 漏之间连续存在
VDS ≥ VGS − VTH 饱和区
灰色部分：沟道在某点被夹 断，如，用作恒流源
MOS的I/V特性曲线
CMOS模拟集成电路设计 第二章 MOS器件物理基础
VDS << 2(VGS − VTH ) 深线性区
CMOS模拟集成电路设计
Design of Analog CMOS Integrated Circuits
Sep.2014
第二章源自文库MOS器件的物理基础
CMOS模拟集成电路设计 第二章 MOS器件物理基础
2
Overview
2.1 2.2 2.3 2.4 2.5 2.6

MOS基本概念 MOS的I/V特性 MOS的二级效应 MOS器件电容 MOS大信号特性 MOS小信号模型
2.1 MOS基本概念
◆2.1.2 MOS的电路符号
如果Bulk端子在符号中被省去，一般认为其接到电路的 最高（PMOS）或最低电位（NMOS）。
CMOS模拟集成电路设计 第二章 MOS器件物理基础
7
Overview
2.1 2.2 2.3 2.4 2.5 2.6

MOS基本概念 MOS的I/V特性 MOS的二级效应 MOS器件电容 MOS大信号特性 MOS小信号模型
n+
V ( x) = VGS − VTH
V DS ≥ VGS − VTH 时， 反型层在沟道中某点x处被夹断
注意，沟道夹断时，器件工作在饱和区。
CMOS模拟集成电路设计 第二章 MOS器件物理基础
21
2.2 MOS的I/V特性
当 VDS > VGS − VTH 时，则 VGD = VGS − VDS < VTH ，也就意味着沟道在 漏端不存在。 沟道在x点被夹断，将式（课本2.7）的积分区间换 VGS − VTH ]，得到： 为[0，
23
2.2 MOS的I/V特性
判断器件工作状态
CMOS模拟集成电路设计 第二章 MOS器件物理基础
24
2.2 MOS的I/V特性
2.2.5 跨导 g m
跨导反映了器件将电压转换为电流的能力：
∂I D gm = ∂VGS
W W 饱和区： g m = µnCox L (VGS − VTH ) = 2µnCox L ID =
16
2.2 MOS的I/V特性
vn = µ n E ( x )
E ( x) = −
载流子在x处的移动速度
dV ( x ) 从x处的电势求x处的电场 dx dV ( x) I D = −WCox (VGS − V ( x) − VTH )[ µ n (− )] dx
I D dx = WCox µ n (VGS − V ( x) − VTH )dV ( x)
12
2.2 MOS的I/V特性
2.2.2 MOS管的I/V特性推导 依据： I = Qd v
I/V特性： 确切地说指VGS，VDS ，VBS与MOS管通过的电流ID 之间的关系。
CMOS模拟集成电路设计 第二章 MOS器件物理基础
13
2.2 MOS的I/V特性
四个合理的假设： 一、电流的大小由沟道内移动的电荷决定。 二、沟道中某点垂直于沟道的电场决定了该点移动电荷的 数量。 三、载流子的运动速率与横向电场大小成正比 v = µE。 四、认为 VGS = VTH 时反型层开始形成。 注意：栅极电势和沟道中某点的电势之差决定了该点 垂直于沟道的电场
2.3 MOS的二级效应
前面的方程是MOS器件最基础的I/V模型。本 节所介绍的二级效应是对这一基础模型的有益 补充。随着工艺的进步，更多的二级效应必须 在建模时进行充分的考虑。
CMOS模拟集成电路设计 第二章 MOS器件物理基础
28
2.3 MOS的二级效应
2.3.1 体效应
VG
VB<0 S
VD=0 VD
CMOS模拟集成电路设计 第二章 MOS器件物理基础
18
2.2 MOS的I/V特性
当VDS > VGS − VTH 时，我们说器件进入了饱和区, 重新画出 伏安特性如下
这个饱和区的曲线与刚才推导的抛 物线电流公式不同，为什么会产生 这种差异呢。这是因为当
VDS > VGS − VTH 时
沟道发生了夹断，我们将在沟道夹 断情况下进行伏安特性的分析，来 解释曲线的变化。
VTH = φ MS + 2φ F + Qdep Cox
CMOS模拟集成电路设计 第二章 MOS器件物理基础
10
2.2 MOS的I/V特性
上面对VTH的定义，设计时无法直接计算VTH。因为我 们只能通过漏端是否有电流来判断器件是否导通，而无 法确切的知道 VGS 增大到什么程度，氧化层界面的电子 浓度刚好等于 p 衬底的多子浓度。不过，在通常的电路 分析中，我们跟据工艺厂商提供的 VTH 数值，认为当 VGS≥VTH时，器件会突然导通。 PMOS 器件的导通现象与 NMOS 类似，但因为它的掺杂类型与 NMOS 相反，所以在栅源电压足 够“ 负” 的情况下，可以形成一 个由空穴组成的反型层，由空穴 充当载流子使源漏导通。
CMOS模拟集成电路设计 第二章 MOS器件物理基础
19
2.2 MOS的I/V特性
2.2.3 沟道夹断（pinch-off） ▼随着 VDS 的增大，沟道在Drain的一端逐渐变得狭窄。当VDS 趋 近于VGS − VTH 时，Drain端最终沟道电荷变为零，也就是说沟道 不能延伸到Drain端。当VDS ≥ VGS − VTH 时，我们称发生的这种现 象为沟道夹断。
(d)栅压继续增大，耗尽层电荷不变，源区更多的电子进入沟道。沟道载流 子密度增加漏源电流增大。
CMOS模拟集成电路设计 第二章 MOS器件物理基础
9
2.2 MOS的I/V特性
◇阈值电压 半导体物理学中，NFETs的VTH通常定义为界面的电子浓度等 于p型衬底多子浓度时的栅压。有： （2-0） 式中φMS 是多晶硅栅和硅衬底的功函数之差的电压值。 q 是电子电荷， φF = (kT / q) ln( N sub / ni )， N sub 是衬底的掺杂浓度。 Qdep = 4qε si | φF | N sub 是耗尽区电荷， Cox 是单位面积的栅氧化层电 ε si 为硅介电常数。 容。
MOS的参数定义 W : 沟道宽度； Ldrawn(L) : 栅沿沟道方向的长度； Leff : 有效沟道长度 LD : 源/漏的横向扩散长度； W/L: 宽长比 tox : 栅氧化层厚度(300 Å /1.5um,22 Å /0.13um)
CMOS模拟集成电路设计 第二章 MOS器件物理基础
4
2.1 MOS基本概念
VG
B S
VG VD
p+
n+ 0 x
L
n+
P型衬底
S
VD
I = Qd v
Qd = WCox (VGS − VTH )
沟道电荷分布示意
源与沟道的界面处单位沟道长度的电荷数量 数量
Qd ( x) = WCox (VGS − V ( x) − VTH ) 沟道某点x处，单位沟道长度的电荷
CMOS模拟集成电路设计 第二章 MOS器件物理基础
x=L x =0
∫
I D dx = ∫
V ( x ) =VDS
V ( x ) =0
WCox µ n (VGS − V ( x) − VTH )dV ( x)
（2-1）
对电流进行沟道区间积分
I D = µ n C ox W 1 2 ] [(VGS − VTH )VDS − VDS L 2
（2-2）
17
26
CMOS模拟集成电路设计 第二章 MOS器件物理基础
Overview
2.1 2.2 2.3 2.4 2.5 2.6

MOS基本概念 MOS的I/V特性 MOS的二级效应 MOS器件电容 MOS大信号特性 MOS小信号模型
CMOS模拟集成电路设计 第二章 MOS器件物理基础
27
2 ID VGS − VTH
W g = µ C V n ox 线性区： m L DS
CMOS模拟集成电路设计 第二章 MOS器件物理基础
25
2.2 MOS的I/V特性
器件工作在饱和区时跨导随各种量的变化情况
g m = µnC
W ox L
(VGS − VTH ) = 2 µnC
W ox L
2 ID ID = VGS − VTH
1 W I D = µ nCox (VGS − VTH ) 2 （2-4） 2 L 这个式子说明在沟道被夹断以后，漏电流趋于恒定与 VDS 无关 。就有了上面饱和区曲线。然而事实上，由于夹断点与漏端之间 存在耗尽区，这使得 VDS 的变化会影响漏电流的大小。我们稍后 会讨论这个特性。
CMOS模拟集成电路设计 第二章 MOS器件物理基础
CMOS模拟集成电路设计 第二章 MOS器件物理基础
14
2.2 MOS的I/V特性
(a) 源漏等电势，沟道 中各点电势相同，电 荷分布均匀。 (b)源漏不等电势，沟 道电荷分布不均匀。沟 道中某点的电势决定了 该点的电荷密度。
CMOS模拟集成电路设计 第二章 MOS器件物理基础
15
2.2 MOS的I/V特性
CMOS模拟集成电路设计 第二章 MOS器件物理基础
3
2.1 MOS基本概念
◆2.1.1 MOS的结构
MOS为四端子器件 • Bulk（衬） - 衬底/阱 • Gate（栅） - 控制沟道形成的端子 • Source （源）- 发射沟道载流子 • Drain（漏） - 收集沟道载流子
这是NMOS还是PMOS?
p+
n+
由于衬底接负偏压而使 耗尽区加宽，电荷增多
n+
VB=0时的耗尽区电荷
VG
P型衬底
+ _
S VB<0
体效应 NMOS体效应发生在 VSB > 0的时候，这个时候形成的耗尽层会 有更多的负电荷，栅电极必须提供更多的正电荷来镜像这些负 电荷，需要一个更大的 VGS 来实现界面反型。
CMOS模拟集成电路设计 第二章 MOS器件物理基础
29
2.3 MOS的二级效应
◇体效应会导致阈值电压的增大，这是模拟设计人员经常要面对 的问题。
VTH = VTH 0 + γ ( | 2Φ F + VSB | − | 2Φ F | ) VTH 0 为本征阈值由式（课本2.1）得到。
γ = 2qε si N sub / Cox 为体效应系数。
CMOS模拟集成电路设计 第二章 MOS器件物理基础
8
2.2 MOS的I/V特性
2.2.1 阈值电压VTH ◇沟道的形成
(a)栅压控制的NMOS (b)随着栅压增大，衬底的少子 被吸引到沟道区域与空穴复合, 留下不能移动的负电荷，形成 耗尽层。此时衬底中的内电场 将阻止少子进一步向沟道区域 移动。 (c)随着栅压进一步增大，源区的 电子(而不是衬底的电子)更容易 被吸引到氧化层下界面(开始反 型)。形成沟道，晶体管导通。
CMOS模拟集成电路设计 第二章 MOS器件物理基础
11
2.2 MOS的I/V特性
一种改变阈值电压的方法: 左图提高阈值电压的原 理是什么？ 沟道在耗尽层形成 之后才能形成。而这 样的掺杂方法需要更 大的栅压才能形成耗 尽层。
在沟道中注入p型杂质提高阈值电压
CMOS模拟集成电路设计 第二章 MOS器件物理基础