一种基于FPGA的32位快速加法器设计

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

并 对 这 个 流 水线 结 构 进 行 了分 析改 进 ,设 计 了一 个 两 级 流水 线 结 构 的 32位加 法 器 。
关 键 词 :流水 线 ;an法 器 ;先 行 进位
中图 分 类号 :TP23
文 献 标 识 码 :A
文 章 编 号 :1006—0707(2011)07—0078—04
整 理 后得 到
卜 】
ci = gl一】+ Pi~1g卜2 + Pl一1p卜2gi一3 + … + co 11
: 0
(6)

这里采用的是 4级流水线 设计 ,每个流水线 由一 个 8 位先行进位加法器和起到延时作用 的寄存器组成 。32位加 法 数 据 分 成 4组 同时 加 载 到 4个 流 水 线 上 ,从 低 到 高 对 应 。 流水线 1对应 0到 7位 ,流水 线 2对应 8到 15位依 次类推 , 在第一个时钟有效沿处 ,先行进位加法器处理数据 0到 7,其 它数据进入各级流水 线 的寄存器 ,下 一个时钟 到来后 ,2级 流水线 寄存 器中 的 8到 15数据进人先 行进位加法器处 理 , 同时新 的 32位输入加载到流水线 ,新数据 的 0到 7位进入 1 流 水线 的先 行 进 位 加 法 器 。依 次 类 推 ,到 4个 时钟 的 时候 , 同 时处 理 了 4个 数 据 。这 样 就 实 现 了 一 个 时钟 处 理 4个 8 位 先行 进 位 加 法 数 据 ,实 现 32位加 法 的效 果 。 大 大 提 高 了 数 据 的吞 吐 力 ,但 是 增 加 了 最 终 输 出 结 果 的 延 时 ,4级 流 水 线 的最 终 结 果 要 经 过 4个 时 钟 周 期 的 延 迟 才 能 输 出 ,以 后 每 一 个时钟周期输 出一个结果。采用这种结构设计出的 32位 先行 进 位 加 法 器 如 图 2所 示 。
2 对流水线结构 的改进
g +∑ (gl-m-l I I PJ) +c0 B



, 。
(7)
从 上 面 的分 析 看 出 ,虽 然 4级 流 水 线 结 构 的 32位 加 法
收稿 日期 :2011—04—22 作者简介 :岳伟 甲(1981一 ),男 ,讲师 ,主要从事通信 与信息系统研究 ;
加 法器 是 数 字 电 路 中非 常重 要 的一 部 分 ,其 运 算 的 速 度 和硬件消耗大小 ,直接影响着整个数字电路的性能 。常见的 快 速 加 法 器 实 现 方 法 有 先 行 进 位 加 法 器 (carry—skip ad— der)、选 择 进 位 加 法 器 (darry—se/eet adder)和 进位 保 留 加 法 器 (Cal'lty save adder,CSA)。每种加法器各有其 特点 ,乘法运 算 中采用进位保留加法器速度较快 ;在 单纯 的加法 中先行 进 位加 法 器 速 度最 快 J,但是 随 着 参 与 运 算 的 位 数 增 大 ,先 行 进位加法器的实 现结构变 得非常 复杂。因此在 位数较长 的 快速加法器设计 中常 采用流水 线把位数 较小 的先 行进位加 法器组成位数较长 的加法器。本文采用 4级流水线结构和 8 位先行进位 加法器组成一个 32位加 法器 ,并对 这个流水线 结 构 进 行 了分 析 改 进 。
c +1= xiY +( Y )c (5)
令 g :xiy ̄Pf= +Y 则 c… =g +PlC 同样可 以得 到 :
ຫໍສະໝຸດ Baidu
ci= +p ci一。这样一直展开到 0级就得到

c“l : g + P…g l+PiP卜lg 一2 + … +
PiPi—l一-p2Plgo PiP l。一P2PlPoC0
刘 昌锦 (1958一 ),男 ,教授 ,硕士生导师 ,主要从事通信与信息系统研究 。
岳伟 甲 ,等 :一 种基 于 FPGA 的 32位 快速 加 法器设计
79
器 平 均 每 个 系 统 时 钟 完 成 一 次 32位 加 运 算 ,但 是 系 统 的 延 时较 大 为 4个 系 统 时 钟 。不 能 满 足 对 于 转 换 速 度 要 求 较 高 的场合 。因此采用一种新的方式 ,综合 流水线技术 和先行进
第 32卷 第 7期 【自动化 技术 】
四 川 兵 工 学 报
2011年 7月
一 种 基 于 FPGA 的 32位 快 速 加 法 器 设 计
岳 伟 甲 ,刘 昌锦
(炮 兵 学 院 ,合 肥 230031)
摘要 :针对采用流水线结构设计的 32位 加法器系统延迟 时间长 的问题 ,设计 了一个 4级流水线结构 的 32位加法器 ,
假设 。Y。为 2个求和二进制数 ,C 为低 位的进 位 ,S 为
输 出本位和 ,c 为高位进位则根据加法的定义可得到
Sl= 1① Y1 o C1
(1)
C2 X1Y1+ lcl Y1 Cl 对应 的可 以得到第 i级 的输 出函数
Si= O Y ① C
(2) (3)
Ci+l= ), + c +y cf(4) 对 应 进 位进 行 整 理 得 到
位 加 法 的优 点 ,设 计 了 一 种 采 用 级 间 进 位 的 方 法 进 行 设 计 。 其 结 构 如 图 3所 示 。
FIN O-7
FIN 8—1 5
FIN 16-23
FIN 24—31
FOUT 0.7
FOUT 8—1 5
FOUT l6.23
图 2 4级 流 水 线 累加 器结 构
F0 UT 24—3 1
图 3 改 进 的 32位 先 行 进 位 加 法 器结 构
由此可 以看到先行进位加法器 的结 构由两部分组 成 ,进 位计算模块和本位和计算模块。由式 (7),容易求 出 8位先 行进位加法器的公式 ,得到内部 的设计结构如 图 1所示 。
1 4级流 水 线 结 构 的 32位 加 法 器
图 1 8位 先 行 进位 加 法 器 内部 设 计 结构
相关文档
最新文档