基于CD4046锁相环的频率合成器设计与制作

南京信息职业技术学院电子产品设计报告

作者高清国学号*****P21 系部电子信息学院

专业电子信息工程技术

题目数字频率合成器的设计与制作

指导教师李玲

完成时间：2012 年10月25日

电子产品设计报告摘要

目录

1 引言 (1)

1.1设计指标： (1)

1.2设计要求： (1)

1.3制作要求： (1)

2 数字频率合成器的组成及工作原理 (1)

2.1数字频率合成器的组成 (1)

2.2锁相环路的工作原理 (2)

2.3参考振荡器的工作原理 (5)

2.4参考分频器的工作原理 (6)

2.5可变分频器和分频比控制器的工作原理 (7)

2.6消抖动电路的工作原理 (9)

2.7数码显示电路的工作原理 (9)

3数字频率合成器的设计 (10)

3.1数字频率合成器系统设计框图 (10)

3.2元器件选择和参数计算 (11)

4电路的调试与数据分析 (14)

4.2调试仪器 (14)

4.2调试的步骤 (14)

结论 (15)

参考文献 (16)

附录A (17)

附录B (18)

附录C (19)

1 引言

将一个或几个标准频率，经过加、减、乘、除四则运算，变成具有同～稳定度和准确度的多个所需频率的技术称为频率合成技术。频率合成器是现代通信设备的重要组成部分，频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。锁相式频率合成器，其优点是可以实现任意频率和带宽的频率合成，具有极低的相位噪声和杂散。是目前应用最为广泛的一种频率合成方法。

1.1 设计指标：

1.1.1 要求频率合成器输出的频率范围 kHz

kHz f o 99~1= ；

1.1.2 频率间隔为

kHz f 1=∆；

1.1.3

基准频率采用晶体振荡频率，要求用数字电路设计，频率稳定度

应优于4

10-；

1.1.4 数字显示输出频率；

1.1.5

频率调节采用计数方式，电路设计中要求有消抖动设计。

1. 2设计要求：

1.1.6 要求设计出数字锁相式频率合成器的电路。

1.1.7

数字锁相式频率合成器的各部分参数计算和器件选择。 1.1.8

数字锁相式频率合成器的仿真与调试。

1.3 制作要求：

1.3.1 自行装配和调试，并能发现问题解决问题。测试主要参数：包括晶体

振荡器输出频率；1/M 分频器输出频率；1/N 可编程分频器的测试；锁相环的捕捉带和同步带测试。

2 数字频率合成器的组成及工作原理

2.1数字频率合成器的组成

数字锁相式频率合成器根据信道间隔和工作频率可分为直接式频率合

成器和吞脉冲式频率合成器。

典型的直接式频率合成器组成框图如图1-1所示。它由参考振荡器、参考分频器、鉴相器（PD ）、环路滤波器（LF ）、压控振荡器（VCO ）和可编程分频器等部分组成。

直接式频率合成器（图1-1）

其中，

N

f f f o

N R =

=，

R

N o Nf Nf f ==。

2.2 锁相环路的工作原理

锁相环（PLL ）是一个相位误差控制系统，利用反馈控制原理实现频率及相位的同步技术。锁相环通过比较输入信号和压控振荡器输出频率之间的相位差，产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。

2.2.1 锁相环路的组成：

锁相环路的基本组成框图如图4-2

所示。它由鉴相器（PD ）、环路滤波器（LF ）和压控振荡器（VCO ）三部分组成。其中，PD 和LF 构成反馈控制器，而VCO 就是它的控制对象。

锁相环路的基本组成框图（1-2）

2.2.2锁相环路的基本特性：

2.2.2.1捕捉与锁定特性：

若锁相环路原本处于失锁状态，由于环路的调节作用，最终进入锁定状态，这一过程，称环路捕捉过程。在没有干扰的情况下，环路一经锁定，其输出信号频率等于输入信号频率。

2.2.2.2 自动跟踪特性：

若环路原本处于锁定状态，由于温度或电源电压的变化，使VCO输出频率变化，或者输入信号频率变化，通过环路自动相位控制作用，使VCO相位（频率）不断跟踪输入信号的相位（频率），这个过程称跟踪过程，或同步过程。

2.2.2.3 锁相环路的捕捉带与同步带

环路能捕捉的最大起始频差范围称捕捉带或捕捉范围，记作ΔfP。

环路所能跟踪的最大频率范围称同步带，记作ΔfH。

当f0＞fP时，环路将不能锁定。

当f0＞fH时，环路将不能跟踪。

一般有fH＞fP。

2.2.3 常用集成锁相环路CD4046简介：

CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz 下功耗仅为600μW，属微功耗器件。

CD4046是带有RC型VCO的锁相环路，属于低频锁相环路。采用 16 脚双列直插式，图4-11为CD4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。从图中可以看出，CD4046主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。芯片内含有一个低功耗、高线性VCO，两个工作方式不同的鉴相器PDI和PDII，A1为PDI和PDII的公用输入基准信号放大器，源跟随器A2与VCO输入端相连是专门作FM解调输出之用的，此外还有一个6V左右的齐纳稳压管。

2.2.

3.1 CD4046的内部功能框图及各引脚功能如下：

1.1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。