数字集成电路设计第4章互连线

1.增加传播延时，或者说相当于性能的下降
2.影响能耗和功率的分布 3.引起额外的噪声来源，从而影响电路的可靠性。
简化处理：
1.如果导线的电阻很大，（截面很小）电感可以忽略 2.当导线很短，截面积很大，或电阻率很低时，可以 只考虑电容 3.当相邻导线间的间距很大，或者当导线只在一段很 短的距离上靠近在一起的时候，导线间的电容可以忽 略，并且所有的寄生电容可以模拟成寄生电容。
Vout
Vin
4.5导线的SPICE模型
用一个具有有限数目元件的集总RC来近似分布rc线
电子系统中的互连线
同轴电缆
三层平带线
微带线
导线在接 地平面上
C：电容，L：电感
芯片上互连线
PC板上互连线 美国标准双股线
现代工艺中的互连线
宽厚和间距大的 连线布置在高层 M5及以上采用较厚连线： 全局连线、电源线 密集和较薄的 连线布置在低层 M1、M2、M4、（M5）： 功能快连线 M1: 局部（单元内）连线
0.35 微米高性能 微处理器中的互连线
0.1 微米高性能 微处理器中的互连线
5 层铝导线
8 层铜导线
氧化绝缘层 钨塞 器件
低 k 绝缘层
铜塞 器件
4.2简介
当代最先进的工艺可以提供许多铝或铜以及至少一层多晶 ，甚至通常用来实现漏区和源区的重参杂n+和p+扩散层也 可以作为导线。 导线是一个复杂的几何形体，它能引起电容、电阻和电感 等寄生参数效应。
第四章 互连线
4.1引言 • 确定并量化互连参数 • 介绍互连线的电路模型 • 导线的SPICE细节模型
现代工艺中的互连线
第4层铝
第3层铝 第2层铝 第1层铝
移去绝缘体后的互联线的微缩照片
以铜为CMOS工艺的互连材料
铜的电阻率比铝低
Intel 0.25 微米工艺互连线
5 层金属 Ti/Al - Cu/Ti/TiN Polysilicon dielectric
考虑性能时，电容的计算：
1。要用制造后的实际尺寸， 2。考虑延迟或动态功耗时， 一般用 最坏情况 （最大宽度W ，最薄介质）
3。考虑竞争情况时用最小宽度W 及最厚介质。
（二）互连线电阻
L R= HW
正比于长度L 反比于截面积A
Sheet Resistance 薄层电阻，方块电阻 R
L H
W
R1
作业：
RC 链的 Elmore 延时
当导线由 N 个等长的导线段（ r ，c ) 组成时：
当 N 很大时：
4.4.4分布rc线
L代表导线的总长，r和c代表每单位长度的电阻和电容
电路符号：
节点i处的电压可以通过求解微分方程来确定：
c L Vi t (Vi 1 Vi ) (Vi 1 Vi ) r L
R2
对于给定工艺，H为常数
薄层电阻，方块电阻，
n或p阱扩散区 n+或p+扩散区 n+或p+硅化物扩散区 n+或p+多晶硅 硅化物多晶硅 铝
对于长导线，优先考虑铝。 多晶只用于局部互连
减少连线电阻
• 采用有选择性的工艺尺寸缩小
• 采用优质互连线材料
– 如：铜、硅化物（Silicides）
• 采用更多互连层
一个总线网络中的每条导线把一个（或多个）发送器连至一组接收器， 每条导线由一系列具有不同长度和几何尺寸的导线段构成。
假设所有的导线都在同一互连层上实现，并通过一层绝缘材料与硅 衬底隔离及相互间隔离。
transm itters
receivers
电路图
实际视图
导线及模型
互连线将影响：
发送器 接收器
（1）可靠性 （2）性能 （3）功耗
当L 0时，
rc V t V
2
x 2
V是导线上一个特定点的电压，x是该点和信号源之间的距离
Vout t 2erfc (
RC 4t
)
2.5359 t RC
t RC 0.366 e
9.4641 t RC
1.0 1.366 e
t RC
2.5
分布RC导线 的阶跃响应
Lcrit t pgate 0 .38 RC
当互连线超过这个临界长度时，RC延时才占主要地位 （2）rc延时只是在输入信号的上升（下降）小于导线的 上升（下降）时间时，才考虑。
若上述条件不满足，信号的变化将比导线的传播时延慢，因此，采 用集总电容模型即可。
考虑驱动器内阻RS时RC线的延时
Rs
(rw,cw,L)
高频时电阻的增加可引起导线上传送的信号有额外的衰 减，并产生失真，为了确定趋肤效应的发生，可求出趋 肤深度等于导体最大尺寸（W或H）一半时的频率fs,频 率低于fs时，整个导线（截面）都导通电流，导线电阻 等于低频时的电阻（为常数）
fs
4
(max( W , H ))
2
趋肤效应引起电阻增加与频率及导线宽度的关系 （导线厚度为 0.7 微米）
f
f为信号的频率， 为周围电介质常数 , 真空： 4 *10 -7 H/m 铝在1GH z时趋肤深度为 2.6 m
假设电流均匀流过导体的厚度为 的外壳，导线的总截面 局限在大约 2(W H )
得到每单位长度电阻的表达式：
r( f )
f
2( H W )
完整模型（电阻＋电容＋电感）
电容模型
（一）互连线电容
设一条矩形导线放在半导体衬底上，导线的宽度大于绝缘材料的 厚度，可以假设电场线垂直于电容极板，则它的电容可以用平行 板电容来模拟
C int
di
t di
平板电容模型
WL
L W
电 电场
H t di
互连
绝缘
衬
0
相对介电常数 (Permittivity)
1.5
1 pF/cm
线间电容及其影响
线间
边缘
平板
（介质与导线厚度不变）
线间
接地 接地 线间 平板
线间电容（ 单位： 导线层 电容 多晶 40
aF
1.75
m ）
Al1 95
Al2 85
Al3 85
Al4 85
Al5 115
多晶导线由于厚度较小，线间电容小；Al5厚度大，线间电容大； 要求上层线间隔大
r 0
r :真空介电常数
真空 气凝胶 聚酰亚胺（有机物） 二氧化硅 玻璃环氧树脂 氮化硅 氧化铝 硅
边缘电容：为了使导线电阻最小，尽可能保持导线的截面积尽可 能的大，此时，导线侧面和衬底之间的电容不能再忽略
(a)
H W - H /2
+
(b)
互连电容与W/H的关系
1.对于较大的W/H，总电容 接近平板电容模型 2.当W/H小于1.5，边缘电容 变为主要部分。 3.对于较小的线宽，边缘电 容可以使总电容增加10倍以 上
Di C k Rik
k 1
N
Di R1C1 R1C 2 ( R1 R3 )C 3
( R1 R3 Ri )C i
无分支的RC链（梯形链）：
在节点i处的Elmore延时为：
Di R1C1 ( R1 R2 )C 2 ( R1 R2 Ri )C i
– 减少平均导线长度
硅化物 多晶硅
SiO
2
硅化物栅（Polycide） MOSFET
多晶硅化物：多晶硅和硅化物 两层的组合
n+
p
n+
Silicides: WSi 2, TiSi2, PtSi2 ,TaSi 导电率为Poly 的 8-10倍
趋肤效应:在非常高的频率下，导线的电阻变成与频率有关， 高频电流 高频倾向于主要在导体的表面流动，其电流密度随进入导 体的深度而成指数下降，趋肤深度定义为电流下降为他的 额定值的e-1时所处的深度
上极板 下极板
多晶
导线电容 (0.25 m CMOS)
有源区 多晶
场氧
平面电容 边缘电容
前四层金属具有相同的厚度并采用同样的绝缘层， 第五层金属的厚度接近前者的两倍并布置在具有较高介电常数的绝缘层上。 导线布置在有源区有较高的电容
一般制造商会提供每层的面电容和周边电容。 实际设计时，可以查表或查图。
趋肤效应对较宽导线较为显著
4.4导线模型
4.4.1理想导线 没有附加任何参数和寄生元件，在导线一端发生的电压 变化为立即传到另一端，任何时刻在导线的每一段上都 有相同的电压 4.4.2集总模型 当只有一个寄生元件占支配地位时，这些寄生元件之间 的相互作用很小时，或当只考虑电路特性的一个方面时， 把各个不同（寄生元件）部分集总成单个电路元件是很 重要的。
R44 R1 R3 R4
共享路径电阻Rik：在源节点s 到节点k和节点i这两条路径共享 电阻
Ri 4 R1 R3
Rik R j ( R j [ path( s i ) path( s k )])
Elmore延时：假设这一网络的N个节点中的每一个都被放电 至地，并且在t=0时在节点s上加一个阶跃输入，于是，在节 点i处的Elmore延时为：
（与时间、 位置的关系）
2
电压 （V） 1.5 1
x= L/10 x = L/4 x = L/2 x= L
0.5 0
0
0.5
1
1.5
2 2.5 3 时间 （秒）
3.5
4
4.5
5
集总和分布RC 网络的阶跃响应 比较
经验规则： （1）rc延时只是在tpRC近似或超过驱动门的tpgate时才考虑 临界长度：
把分布Hale Waihona Puke Baidu电容集总为单个电容
分布电容
Vout cwire
驱动器 Driver
Rdriver Vout
Vin Clumped
集总电容
4.4.3集总RC模型 长度超过几个毫米的片上金属线具有较明显的电阻，可 采用电阻-电容模型
RC树
（1）只有一个输入节点 （2）电容在节点和地之间
（3）无电路回路
路径电阻Rii：在源节点s 和该电路的任何节点之间存在的唯一 路径