铜互连应力模拟分析

收稿日期:2007207212;　定稿日期:2007209220

基金项目:西安-应用材料创新基金资助项目(XA 2AM 2200501)

・研究论文・

铜互连应力模拟分析

刘　彬,刘　静,汪家友,杨银堂,吴振宇

(西安电子科技大学　微电子学院,西安　710071)

摘　要:　建立了三维有限元模型,采用ABAQU S 有限元分析软件,模拟计算了Cu 互连系统中的

热应力分布;通过改变通孔直径、铜线余量、层间介质等,对比分析了互连结构对热应力分布的影响。结果表明,互连应力在金属线中通孔正下方铜线顶端处存在极小值,应力和应力梯度在下层铜线互连顶端通孔两侧处存在极大值。应力和应力梯度随着通孔直径或层间介质材料介电常数的减小而下降,应力随铜线余量长度的减小而增大。双通孔结构相对于单通孔结构而言,靠近下层金属线末端的通孔附近应力较大,但应力梯度较小。关键词:　铜互连;热应力;有限元分析

中图分类号:　TN405.97 文献标识码:　A

文章编号:100423365(2008)022*******

Simulation of Stress for Cu Interconnects

L IU Bin ,L IU Jing ,WAN G Jiayou ,YAN G Y intang ,WU Zhenyu

(Microelect ronics I nstit ute ,X i dian Universit y ,X i ’an ,S haanx i 710071,P.R.Chi na )

　Abstract :　Thermal stress in Cu interconnects was analyzed using three 2dimensional finite element analysis.Dif 2

ferent interconnect structures including various via diameter ,residual length ,and dielectric material were investiga 2ted to analyze the effect of structure on thermal stress.The results indicated that stress reached the minimum value on the area of the top of the down line underneath the via.Stress and stress gradient reached the maximum value on the top surface of down line under both sides of the via.Stress and stress gradient decrease with via diameter or die 2lectric constant of ILD ,and stress increases as the residual length pared with signal via structure ,stress along the down line of double 2via structure is smaller with larger stress gradient.K ey w ords :　Cu interconnects ;Thermal stress ;Finite element analysis

EEACC :　

2570A

1　引　言

随着集成电路技术的不断发展,运算速度越来越快,电路的RC 延时和串扰已经成为制约集成电路进一步发展的一个重要因素。铜和低介电常数

(low 2k )材料的引入,有效地降低了电阻率和电容,减少了RC 延时[1,2,3]。但随着特征尺寸的不断减小,单位面积的电流密度增大,以及工艺过程中由于高温产生的热应力,铜原子的迁移现象越来越严重,已经成为制约集成电路进一步发展的瓶颈[4,5]。铜原子的迁移,实质是一种受电流、应力以及温度影响的扩散现象。在传统的互连结构中,电流密度、热应

力和温度并不是平均分布的,局部电流密度梯度或

应力梯度过大,导致铜原子受电子风力或热应力而产生迁移,形成空洞,最终使电路断路。

本文采用有限元分析软件ABAQU S 模拟通孔2互连结构中的热应力分布,推测铜互连系统中空洞容易形成的位置,并进一步讨论不同通孔宽度、不同余量、双通孔结构,以及采用low 2k 材料对应力分布的影响。

2　模型描述

本文模型采用铜双镶嵌工艺通孔2互连线结构,

通孔宽度为0.5μm ,SiN 覆盖层和Ta 阻挡层厚度

第38卷第2期

2008年4月

微电子学

Microelect ronics

Vol 138,No.2Apr 12008

铜线余量

均为80nm,上下层铜线的宽度和厚度分别为0.81μm和0.4μm,图1为互连结构示意图[6]以及模拟所用到的网格结构图。在双镶嵌工艺中,通孔和上层铜是同时电镀生成的,因此本模型中通孔与上层铜线融合为一个整体单元。模型采用正六面体网格划分规则单元,而对于不规则单元,采用正四面体网格划分。对于主要研究铜单元,为了得到更高的精确度,其网格尺寸相对其他单元更细。载荷条件为温度载荷,从零应力状态400℃[7]降至室温25℃。本模型假定每种材料均为各向同性的塑性材料。具体材料特性参数见表1[5,8]。

表1　模拟所用到的参数

T able1　Material properties

材料杨式模量

/GPa

泊松比

热膨胀系数

/ppm・℃-1

Cu1250.3417.4

Ta185.70.342 6.5

SiN3120.260.8

SiO2131.00.278 2.61

CDO(Low2k)16.20.2512.0

3　模拟结果及分析

图2给出通孔附近的应力分布,从图中可以明显看出,铜线的热应力并不是均匀分布的。虽然通孔内部也存在较大的应力和应力梯度,但是由于上层铜线和通孔周围存在着阻挡层T a,使通孔内的铜原子不容易扩散,所以下层铜线顶端是主要关注的地方。

图2　通孔附近应力分布

Fig.2　Contour plot around the via

图3给出下层铜线中线处的应力和应力梯度曲线。从图中可以看出,在下层铜线通孔底部的应力比较低,而两侧的应力和应力梯度都比较大。较大的应力梯度会导致该处的空位移动速率较快,更容易形成空洞[9]。因此,空洞有可能先在通孔两侧底部产生,并逐渐生长,直至贯通通孔底部而导致互连线断路。

图3　下层铜线中线处应力及应力梯度曲线

Fig.3　Stress(up)and stress gradient(down)

distribution of Cu interconnects