MOSFET的短沟道效应

MOSFET 的短沟道效应3 第8章 MOSFET 的短沟道效应
MOSFET 的沟道长度小于3um 时发生的短沟道效应较为明显。

短沟道效应是由以下五种因素引起的，这五种因素又是由于偏离了理想按比例缩小理论而产生的。

它们是：
（1） 由于电源电压没能按比例缩小而引起的电场 增大； （2） 内建电势既不能按比例缩小又不能忽略； （3） 源漏结深不能也不容易按比例减小；
（4） 衬底掺杂浓度的增加引起载流子迁移率的降低； （5） 亚阈值斜率不能按比例缩小。

（A ） 亚阈值特性
我们的目的是通过MOSFET 的亚阈值特性来推断阈值电压到底能缩小到最小极限值。

对于长沟道器件而言，亚阈值电流由下式给出 也可以写成如下的形式
式中的d
C 为单位面积耗尽区电容。

t kT V q
=
是热电压，1/d
ox C
C ξ=+，在DS V 大于几个热电压时有
对上式两边取对数 上式也可以写成
从式（8.4）中可以看出，当0GS
T V V -=时，即当栅－源电压等于亚阈
值电压时有亚阈值电流： 为了使GS
T V
V <时，器件可以关断，我们可以令（8.4）中的0GS V =，
则有
如果规定关断时（当0GS
V
=）的电流比在（当GS T V V =）的电流小5个
数量级，式(8.7)和式(8.8)的两边相除则有 得到亚阈值电压的最小值为 如果1/10.76 1.76d
ox C
C ξ=+=+=则亚阈值电压的最小值是
5ln105 1.6726 2.3500T t V V mV mV
ξ==⨯⨯⨯=。

如果还想将阈值电压降低到400mV 左右，那么就要减小1/d
ox
C C ξ=+的值，使1/ 1.34d
ox C
C ξ=+=。

考虑到温度对阈值电压的影响，按比例缩小阈值电压将更加困难。

阈值电压的温度系数1/T
dV
mV K dT
=-。

导致阈值电压在温度范围（0－
85℃）内的变化是85mV 。

制造工艺引起的最小变化也在50mV 之间。

工艺和温度引起的变化合计为135mV 左右。

因此，对增强型的MOS 器件其阈值电压一般都控制在0.50.9T
V V
V
<<之间。

（B ） 短沟道效应使阈值电压减小
对理想MOSFET 器件，我们是利用电荷镜像原理导出阈值电压的表达式。

见下图。

()
()'''max 8.11mT ss SD Q Q Q +=式中忽略了沟道中的反型层电荷密度'n Q ，
()'
max SD a dT Q eN x =为最大耗尽层单位面积电荷密度。

这个电荷密度都由栅的有效面积控制。

并忽略了由于源/漏空间电荷区进入有效沟道区造成的对阈值电压值产生影响的因素。

图8.2a 显示了长沟道的N 沟MOSFET 的剖面图。

在平带的情况下，且源－漏电压为零，源端和漏端的空间电荷区进入了沟道区，但只占沟道长度的很小一部分。

此时的栅电压控制着沟道
区反型时的所有反型电荷和空间电荷，如图8.2b 所示。

随着沟道长度的减小，沟道区中由栅压控制的电荷密度减小。

随着漏端电压的增大，漏端的空间电荷区更严重地延伸到沟道区，从而栅电压控制的体电荷会变得更少。

由于栅极控制的沟道电荷区中的电荷数量()
'
max SD Q
会对阈值电压造成影响，如式（8.12）所示。

我们可以用图8.3所示的模型，定量的计算出短沟道效应对阈值电压造成的影响。

假设源/漏结的扩散横向与纵向相等，都为j
x 。

这种假设对扩散工艺形成的结来说是合理的，但对例子注入形成的结则不那么准确。

我们首先考虑源端、漏端和衬底都接地的情况。

在短沟道情况下，假定栅极梯形区域中的电荷有栅极控制。

在阈值反型点，降落在沟道区的空间电荷区上的势差为2Fp
φ，源和漏结
的内建电势差也约为2Fp
φ，这表明这三个空间电荷区的宽度大体相
等。

如图8.3a 。

假定梯形区内的单位面积平均电荷密度为'
B
Q ，则有
上式可以写成
由图8.3b 可以看出，有如下关系： 由（8.15）式
将（8.17）带入（8.18） 带入（8.15）式
与长沟道器件相比，短沟道器件阈值电压表达式应该写成 考虑短沟道效应后，MOSFET 器件的阈值电压会降低。

在这个模型的假设下，只有减小源/漏结的深度和增大单位面积栅电容ox
C ，才能降低阈值电压的偏移量。

另外，式（8.22）是建立
在源、沟道、漏的空间电荷区都相等的假设基础上推导出来的，如果漏端电压增大，这会使栅控制的沟道电荷数量减少，'L变短，使阈值电压变成了漏极电压的函数，随着漏极电压增大，N沟器件的阈值电压也会减小。

MOSFET的窄沟道效应
MOSFET结构的表面空间电荷区电荷、电场、电容为了更详细地分析表面空间电荷层的性质，可以通过求解泊松方程，定量地求出表面层中的电场强度、电势分布。

为此，我们取x轴垂直于半导体的表面并指向体内，规定x轴的原点在表面处。

表面空间电荷区中的电荷密度、电场强度和电势都是x的函数。

在利用泊松方程求解之前，我们先做如下假设：
（1）半导体的表面是无限大表面（表面尺寸远大于空间电荷区的宽度，尽管这种假设会带来误差，但其误差及其微小，可以忽略不计）；这样我们可以利用一维的泊松方程求解。

（2）为了讨论更一般的情况，半导体中的掺杂为补偿掺杂（这一假设更符合实际，因为NMOS器件的沟道大都是经过了补偿掺杂，以得到合适的阈值电压值；PMOS器件的衬底N阱的形成也是在P型原始衬底经过补偿掺杂获得的）。

（3）在半导体内部，假定表面空间电荷电离杂质为一常数，且与体内相等，电中性条件成立，所以空间电荷区的净浓度()0
ρ=
x （4）其净掺杂表现为P型半导体。

空间电荷区的净浓度可以写成如下形式：
其中,d a
+-分别表示电离的施主杂质和电离的受主杂质浓度；如果N N
在常温下杂质完全电离，则有0d
p N n +=（这是因为我们假设其掺杂为
补偿掺杂），0a
p N
p -
=；,p p p n 分别表示x 点处的
P 型半导体空穴（多子）
浓度和电子（少子）浓度。

在上述假设下，一维泊松方程的表达式： 将0d
p N
n +
=和0a p N p -
=带入上式可以写成
上式中的s
ε是半导体的介电常数、括弧中的第一项是0()p
p n
n -是P 型
衬底的过剩少子浓度，第二项0()p
p p p -P 型衬底的多子增量。

其表达
式分别由下式表示：
将(8.28)和(8.29)两式带入式(8.27)的泊松方程： 将上式两边同乘以dV ，左边可以写成
上式的E 是电压为V 时的电场强度。

将半导体内的电场设为零，对上式积分得
将(8.30)式的右边对V 积分得： 第一项积分得 第二项积分得 所以： 及
令1/2
2s t
D p V L qp ε⎛⎫=
⎪ ⎪⎝⎭
称谓德拜长度。

则
应当注意：上式中的V 大于零时取“＋”号，小于零时取“－”号。

D
L 称做德拜长度。

式(8.38)叫做F 函数，是表征半导体空间电
荷层的一个重要参数。

通过F 函数，可以方便地将表面空间电荷层的基本参数表达出来。

在表面处s
V V =，由此得到半导体的表面处电场强度为
根据高斯定理，表面的单位面积电荷与表面电场的关系
上式中的负号是因为规定电场方向指向半导体内部为正。

将(8.40)带入上式，
注意：当金属电极为正，即s
V 大于零时，s
Q 用负号；反之，s
Q 用
正号。

上式表示表面空间电荷层的单位电荷密度随表面势变化，这相当于电容效应。

微分电容可由s s
s
Q C
V ∂=
∂求得：
在第7章，我们只是定性地讨论过MOS 器件空间电荷层存在着4中状态，仍以P 型衬底半导体为例： （1） 多子堆积状态 （2） 耗尽状态 （3） 平带状态 （4） 少子反型状态
图(8.6)是表面电荷密度和表面势的函数关系图，详细标出了P 型硅在温度是300K ，掺杂浓度153410a
N cm -=⨯时，表面电荷密度和
表面势的函数关系。

有了半导体表面电场s
E ，表面电荷s
Q 和表面电容s
C 的表达式，就可
以精确分析各种状态下情况。

1． 多数载流子堆积状态
当外加电压G
V ＜0时，表面势s
V 及表面层内的电势都是负值，对于
足够大V 和S
V 值，F 函数中exp S
t V V ⎛⎫
⎪⎝⎭因子的值远比exp S
t V V ⎛⎫- ⎪⎝⎭
的值小。

又
因为P 型半导体00/p p n
p 远小于
1，这样F 函数中只有含exp S
t V V ⎛⎫
- ⎪⎝⎭
项起
主要作用，其它项都可以略去。

将上式带入式(8.40)、(8.42)和式 (8.43)中，可得
以上三式分别表示在多数载流子堆积状态时表面电场、表面电荷和表面电容随表面势s
V 的变化关系。

2． 平带状态 表面势0s
V
=，根据式(8.38)很容易求得00,0p s t
p n V F V p ⎛⎫
= ⎪ ⎪
⎝⎭，从而求得 0,0s s E Q ==。

表面电荷则不能直接将0s
V =直接带入(8.43)式，原因是将0s V =带入
该式，分子分母均为零。

要想求得表面势0s
V
=时的表面电荷需要对
(8.43)式求极限
在考虑到P 型半导体0
p n 远小于0
p p ，最后得到
3． 耗尽状态
当外加电压G
V 为正，但其大小还不足以使表面处的本征费米能级Fi
E
弯曲到费米能级以下时，表面不会出现反型，而处在耗尽状态。

这时，表面势s
V 大于零，且0
p n 远小于0
p p ，F 函数中的
00
p p n p 及exp s
t V V ⎛⎫
- ⎪⎝⎭
项
都可以略去，则有
将上式带入式(8.40)、(8.42)和式 (8.43)中，可得
其中1/2
2s s
d p V x qp ε⎛⎫=
⎪ ⎪⎝⎭
是耗尽区宽度。

耗尽状态下的表面电容的表达式跟
平板电容的表达式一致。

4． 反型状态
随着外加电压G
V 增大，表面处位于禁带中央的本征费米能级Fi
E
下降到F
E 之下，就会在表面处形成反型层。

反型可分为弱反型和强反型两种，以表面处少子浓度与体内多子浓度的大小来界定。

当表面处的少子浓度小于体内的多子浓度时，称为弱反型；当表面处的少子浓度大于体内的多子浓度时，称为强反型。

表面处的少子浓度为
当表面处的少子浓度等于体内的多子浓度时，即0s
p n
p =时，上式为
()22
0exp 8.55s p i
t V p n V ⎛⎫= ⎪⎝⎭
或
另一方面，根据波尔兹曼统计
比较式(8.56)和式(8.57)可得强反型临界条件是 强反型临界条件时的能带图如下图所示。

因为 式(8.59)÷式(8.57)的两边
00
2exp exp ......(8.60)p fp s p t t n V p V V φ-⎛⎫⎛⎫-== ⎪ ⎪⎝⎭⎝⎭
带入F 函数
此时的1/2
00,1exp ......(8.61)p s s s t p t t n V V V F V p V V ⎧⎫⎛⎫⎡⎤⎛⎫-⎪⎪
=- ⎪⎨⎬⎢
⎥
⎪ ⎪⎝⎭⎪⎪⎣
⎦⎝⎭⎩⎭
s
t V V 时，exp 1s t V V ⎛⎫
- ⎪
⎝⎭。

式(8.61)可以简化
将上式带入式(8.40)、式(8.41) 和式 (8.42)中得 当2s
fp V
φ时，s t V V ，F 函数中的
0exp p s p t n V p V ⎛⎫
⎪⎝⎭
项随s V 指数增加，其值较其它项都大的多，故可以略去其它项，可得
应该值得注意：一旦出现强反型，表面耗尽层宽度就会达到最大值dm
x ，不再随外电压的增加而增加。

这是因为反型层中的电子屏
蔽了外电场的作用。

5.电容－电压特性
MOS 电容结构是MOSFET 的核心，MOS 器件和栅氧化层－半导体界面处的大量信息可以从器件的电容－电压关系即C V -特性曲线中求得，MOS 器件电容的定义：
其中，m
dQ 是金属极板上单位面积电荷的微分变量，G
dV 是穿过电容
的电压的微分变量。

假设栅氧化层中及栅氧化层－半导体界面处均无陷阱电荷。

此时
式中的mos
V 是加在栅氧化层上的电压，s
V 是表面势。

由电中性条件
得m
s Q
Q =-
s Q 是单位面积的表面电荷。

将上式带入(8.71)式，可得
当栅压改变时，表面电荷和表面势随之改变。

因此， 将m
s dQ
dQ =-和上式的G dV 带入(8.70)式
将上式的分子和分母同除以s
dQ -，并定义 为半导体的表面电容。

则有1......(8.78)11
1ox
ox
ox s
s
C C C C C C =
=
++
该式表明MOS 系统的电容相当于氧化层电容与半导体空间电荷层电容的串连。

如下图所示。

下面讨论：
（1）堆积状态的MOS 系统电容
前面的讨论已经得到堆积状态时的半导体表面电容有（8.47）式
给出exp 2s
s s
D t V C
L V ε⎛⎫=
- ⎪⎝⎭
带入式(8.78)式得
先考虑负偏压较大时的情形，这时2s
t V
V -，exp 2s
s s ox D t V C C L V ε⎛⎫
=
- ⎪⎝⎭
，此
时的MOS 系统电容等于栅氧化层电容ox
C C =。

这是因为半导体的
表面和体内都是同一类型P 型。

见下图中的A －B 段。

(2) 平带状态
平带状态的半导体表面电容的表达式由（8.49
）式给出SFB
C =
所以此时的MOS 系统电容为 (3)耗尽状态
当外加电压G
V 为正，但不足以使半导体的表面反型时，此时表面处
于耗尽状态。

表面电容的表达式由(8.53)给出
1
/
2
1
/
2
1/2
02s s
s s
s D t
d
s t s
p t V C L V x
V V qp V εε
ε
ε-⎛⎫
==
= ⎪⎛⎫⎝⎭⎛⎫ ⎪ ⎪ ⎪⎝⎭
⎝⎭
MOS 系统的电容由下式给出
继续加大偏压时的，表面耗尽区宽度表现为最大值1/2
04s fp dm
p x qp εφ⎛⎫
=
⎪ ⎪
⎝
⎭。

而
此时的MOS 系统电容变为最小值
当2s fp V φ≥时，表面电容的表达式由(8.69)给出，1/2
0s s s D p n C L p ε-⎛⎫
= ⎪ ⎪⎝⎭。

MOS 系统电容变为
当G
V 较大时，表面出现强反型，表面处的少子载流子浓度s
n 显著增
大，而反型层的厚度很小，使得表面电容s
ox C
C 。

若反型层的载流
子浓度的变化跟得上外加电压的变化，则此时的电容即为栅氧化
层电容。

另外，理解MOS 结构的总电容与栅压的关系还可以从下述关系来理解。

1ox ox ox ox ox d s s
C C C t x C εεε==++，对P 型衬底而言，在积累区，耗尽区宽度为零，所以ox C C =；随着栅电压的增大，表面进入耗尽状态，
耗尽区的宽度随栅压的增大而展宽，因此，MOS 结构的总电容随栅压的增加而减小；当栅压增加到使耗尽区宽度为最大dT x 时，MOS 结构的总电容有最小值min C ；继续增大栅电压G
V ，表面出现反型，反型层中的电子与P 型衬底及耗尽区宽度形成反型层电容s C ，这可以看成是减小了耗尽区宽度的结果，栅电压越高，表面反型层加厚，表面电容s
C 越大（可以看成进一步减小了耗尽区的宽度），因此在表面反型状态，随栅压的增大MOS 结构的总电容从最小值min C 逐渐增大，直至等于强反型状态的值ox
C 。