电路电磁干扰分析方法

VCM
一级滤波 CY 二级滤波
接收机 2 x CY 50 Ω 50 Ω
16
电路原理图设计的EMC分析方法

电路原理图的滤波分析

产品中是否存在有不带地平面的扁平电缆或类似互连电缆,当这些扁平电缆或类似的互连电缆中 有共模电流流过时，就必须对这些扁平电缆或类似互连电缆中的所有信号进行滤波处理,而且滤 波电路至少包含有一个电容 . 产品中是否存在这样一些线缆和器件，这些线缆或器件虽然不直接进行EMC测试,但是其与干扰 噪声源和参考接地板之间有直接容性耦合。或这些线缆或器件所在的端口虽然不进行测试，但 是所在的电缆、器件与参考接地平面时间存在较大的寄生电容，使得共模电流会流过这些端口， 因此，这些线缆和器件所在端口上的信号有必要进行滤波处理 ; 芯片的每个电源管腿是否至少有一个去耦电容 敏感电路端口的滤波处理

对于浮地设备来说，大多数情况下，可以把GND层当成是屏蔽层，用来泄放共模干 扰电流，AGND必须放置在没有被共模干扰耦合到的层和位置 PCB板电源的层数由其电源种类数量决定；对于单一电源供电的PCB，一个电源平面 足够了 每个电源平面的设置需满足以下条件：



单一电源或多种互不交错的电源； 相邻层的关键信号不跨分割区；



I/O GND
I/O GND 产品的结构地 产品接地点 参考地
产品的结构地 产品接地点 接地线 参考地
18
电路原理图设计的EMC分析方法

地分析实例
干扰共 模电流 流向 模拟 电路
光耦 电源
光耦分布 电容
Z
数字 电路
EFT/B 旁路 电容 干扰源
保护地 1～10nf
19
电路原理图设计的EMC分析方法

VCM1 Z0V VCM2 Z0V
VCM3 VCM4 Vdiff
PCB 中的地线或地平面
参考接地板
6
数字电路的噪声承受能力

输入高电平（Vih）： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高 于Vih时，则认为输入电平为高电平； 输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低 于Vil时，则认为输入电平为低电平； 输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高 电平时的电平值都必须大于此Voh； 输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低 电平时的电平值都必须小于此Vol。

地的层数除满足电源平面的要求外，还要考虑：

元件面下面（第2层或倒数第2层）有相对完整的地平面； 高频、高速、时钟等关键信号有一相邻地平面； 关键电源有一对应地平面相邻。
25
PCB布局布线---层叠-2

PCB层数及各层的分配建议


从EMC方面考虑，除非2层板也能设计出较为完整地平面，否则最好采用带有地层和电源 层的4层以上的PCB板，实践证明，4层板与2层板相比，4层板能取得高于2层板100％的 EMC性能 PCB板 层的排布一般原则： 1. 元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面； 2. 所有信号层尽可能与地平面相邻； 3. 尽量避免两信号层直接相邻； 4. 主电源尽可能与其对应地相邻；

I/O端口上的滤波电容； 不直接进行干扰测试的电缆端口上的,但是与干扰噪声源和参考接地板之间有直接容性耦合 的器件和电 路 上的滤波电容； 各个芯片的电源去耦电容； 内部PCB互连信号线上的滤波电容。

找出电路中“干净”的信号、器件及电路。这些干净”的信号、器件及电路通常是滤波 电容后一级的信号线、器件及电路，并将其标出，如用一种颜色（绿色）。 找出电路中那些必须进行特殊处理的信号线（如时钟线，开关电源的开关噪声回路、复 位信号线、低电平模拟信号线、高速信号线等），并将其标出，如用一种比较特殊的颜 色标出（紫色）。
VCC 2.5V VOH ≥2.0V VOL ≤0.2V VIH ≥1.7V VIL ≤0.7V 9
VOH ≥2.4V
VOL ≤0.5V
VIH
≥2V
VIL
≤0.8V
VOH ≥2.4V
VOL ≤0.4V
VIH ≥2V
VIL ≤0.8V
小结

wenku.baidu.com
共模干扰进入PCB后，大部分流向地平面； 地平面阻抗不等于零，使共模电流转化成差模电压； 差模电压才是真正可以对电路直接形成“干扰的电压”； 差模的“干扰电压”超过电路的正常工作电压时，干扰就产生； 产品构架可以控制进入PCB的共模电流，PCB设计可以控制共模电流转化成差模干扰电压； EMI过程正好与抗干扰问题的相反；




外部中断（IRQ） 端口 复位（RESET） 管脚 低电平模拟信号 高输入阻抗信号
17
电路原理图设计的EMC分析方法

地及地平面分析

被光耦、磁耦、变压器、继电器等隔离器件分离的AGND与GND之间需要有电容跨接 所有被分割在主电路之外的地平面需要通过Y旁路电容接地（接地设备接外壳地或系 统地，浮地设备接主控制电路工作地GND）,不能有悬空的地平面 ; 隔离的AC/DC 或DC/DC开关电源的初级0V与次级所有的GND地之间需要接Y电容 ; 屏蔽电缆的屏蔽层是否接地合理？指出屏蔽电缆屏蔽层的连接点
7
逻辑电平与输出状态的关系

Vo
Vcc 输出“1” VoH 输入 “1” 静态噪声容限, “1”
Vi
Vcc
?
VoL 0V 静态噪声容限, ”0“ 输入 “0” 输出“0”
ViH ViL 0V
8
TTL器件 的逻辑电平参数与输入输出状态关系

•5V TTL器件
VCC 5V •3.3V TTL器件 VCC 3.3V •2.5V TTL器件
大部分共模干扰电流在 低阻抗的电路工作地平 面上
I ext
5ns/50ns
3
EMC测试中的共模电流干扰的进一步分析－地阻抗

产品中地线及PCB中的地平面是存在阻抗的 ：

在教科书上学的地定义是：地是作为电路电位基准点的等电位体 ； 实际地线上的电位并不是恒定的 ； 符合实际的定义，那就是：信号流回源的低阻抗路径 。

PCB布局布线设计的风险分析方法


如何将产品EMC设计风险评估(分析)法融入到企业产品开发流程中 案例分析
2
EMC测试中的共模电流干扰的进一步分析

电路中的工作参考地是电快速瞬变脉冲群共模干扰在电路中流动的主要路径
高阻抗限制电流 的流动 信号 IC1 I1 地 I2 C
Z0V I ext
4
共模干扰电流干扰电路正常工作的机理－单端信号

干扰电压的大小不但与共模瞬态干扰的电流大小有关，还与地阻抗Z0V的大小有关
共模干扰电流流过地阻抗时产生的压降 : VCM ≈ Z0V x Iext
电源线
信号电缆 PCB 板 工作地 GND
EFT 干扰源
信号 电缆 对地 的分 布电 容
S1 GND
Ic1

指出并确认未使用元器件及悬空信号线并对其进行EMC处理

悬空的金属、一端与电路相连另一端悬空的信号线、线缆，及未用到的元器件
20
EMI- 电路防串扰需求分析实例
21
PCB 地平面布置要求示意

22
小结

将原理图按EMC属性进行四类分区； 划分属性的过程也是检查滤波电路设计是否合理的过程； 请掌握滤波设计原则； 原理图在原理上要提供能使共模干扰电流流向金属外壳（金属外壳设备） .参考地（接地塑料外壳设备）.工作地的路径（浮地塑料外壳设备）； 滤波电路总是落在不同属性的电路交界处； PCB 布线是一定要注意不同属性电路的串扰；
外部注入到产 品壳体或 I/O 端口上的干扰
目的： 1.检查滤波设计： 2.对电路进行属性划分；
“脏”或噪声区域 滤波、去耦或隔离区域 “干净”的区域
外部注入到产 品壳体或 I/O 端口上的干扰 内部需要特殊保 护的敏感电路产 生
内部噪声电路、敏感电路的区域
12
电路原理图设计的EMC分析方法

23





PCB布局布线 －－－
一个高附加值的任务

目的:

在于完成高EMC性能PCB设计的同时，将由于EMC问题而产生的PCB布局布线 成本最小化。

PCB布局布线的核心是：
1. 层叠设计 2、关键EMC器件的在PCB板中的位置；
3、指出PCB板中哪些区域需要进行完整的地平面，并将该地平面的阻抗最小化。 4、串扰防止的处理。 5. 铺铜；
电路原理图描述 将产品的电路原理图列出，并做必要的解释，表达出原理图中 各个功能块的功能及特点，并对特殊的电路进行说明，如：
§ § § § § § § 那些不能进行电容滤波的信号； 超低电平的信号； 大电流、高电压的信号； 对阻抗有特殊要求的信号； 非常敏感的信号； 高速信号； 对边沿有特殊要求的信号等。
13
电路原理图设计的EMC分析方法

将电路原理图进行EMC描述

找出电路中的“脏”电路和信号线，并将“脏”电路部分的电路标出，如用一种颜色 （红色）标出,这些“脏”电路和信号线通常包括：

需要进行EMC测试的I/O线； 不直接进行干扰测试,但是与干扰噪声源有直接容性耦合的器件和电路。

找出电路中的滤波电容与去耦电容，将放置在以下两个位置上的滤波电容标出，如用一 种颜色（蓝色）标出
Ic2
参考接地板
Vs C
Z Z0V 0V
Vs + VCM
I ext
I ext
5
共模干扰电流干扰电路正常工作的机理－－差分信号
对于差分传输信号，当共模电流ICM流过地平面时，必然会在地平面的阻抗Z0V两端产生压降，当 共模电流ICM一定时，地平面阻抗越大，压降越大。像单端信号被干扰的原理一样，这个压降犹如 施加在差分线的一根信号线与参考地之间，即图中所示的VCM1、VCM2、 VCM3、 VCM4。由于差分线对 的一根线与参考地之间的阻抗Z1、Z2，接收器与发送器的输入输出阻抗ZS1、ZS2，总是不一样的 （寄生参考的影响，实际布线中不可能做到，两根差分线对的对地阻抗一样），造成VCM1、VCM2、 VCM3、 VCM4的值也不相等，差异部分即转化为差模干扰电压Vdiff，对差分信号电路产生干扰。可 见，对于差分电路来说，地平面的阻抗也同样重要，同时PCB布线时，保证差分线对的各种寄生 参数平衡一致也很重要 。
专家文档输出内容包括两方面：
1、书面的建议描述 2、PCB 布局布线建议示意图 通常，在电子工程师将原理图送到CAD小组进行布局布线设计前，EMC专家需要对CAD的专家及工程师进 行充分的沟通，将所需表达的意见，充分传达给CAD的专家和工程师。
24
PCB布局布线---层叠-1

GND 、AGND等地平面及VCC等电源平面在PCB层中的位置
产品设计的EMC风险评估
第二篇 原理图和PCB的EMC分析方法
郑军奇 Zhengjunqi.2006@163.com
1
本章节要点

电路原理图设计的EMC风险分析方法

电路产生干扰和EMI问题的原因 原理图设计的EMC风险分析目的 分析原理和分析思路 分析内容 地平面设计方法与重要性 串扰设计 其它关键PCB的EMC设计方法





10
电路原理图设计的EMC分析
原理图设计的EMC风险分析目的：
指出现有原理图存在EMC问题，并划分原理图， 通过修改最大限度的降低EMC风险， 降低设计成本

Electronic Eng.+ EMC expert
参与人员：
EMC专家 系统工程师 电子硬件工程师 CAD工程师
15
电路原理图设计的EMC分析方法

电路原理图的滤波分析

那些“脏”电路和信号线（被表为红色的信号线）,如果与其相连的I/O电缆为非屏 蔽线,那么这些信号至少具有滤波电容，如果是电源端口，还需考虑能符合EMI的EMI 滤波电路 。
R
开关电源 ZS VDM
差模和共模滤波电路
LISN
L
C1
D1
C2
Cx
电源网络

14
电路原理图设计的EMC分析方法

电路原理图的EMC描述实例
2 C57 A1 D6 R14 C8 C9 C10 D1 C5 C50 C55 C56 1 4 3 1 5 6 J2 J1
D7
A2
R1 传感线圈 1 R2 传感线圈 2
C1
ASIC Ic1 C6 C52
5 2
C2
C51
C53 2
C54 Ic2 R3 传感线圈 3 GND C3 C7 C4 Sensor AGND 3

11
电路原理图设计的EMC分析思路

电路原理图设计的EMC风险评估(分析)原理

电路原理图的EMC风险评估(分析)是建立在对原理图中的电路进行划分的基础上的,通 过分析将电路原理图分成:
外部注入到产品壳体或 I/O 端 口上的干扰 内部噪声电路 产生的噪声
“脏”的部分,； “干净”的部分； 滤波、去耦的部分； 需要做特殊处理的部分