锁相式数字频率合成器的设计毕业设计(论文)

摘要

本文研究对琐相式数字频率合成器的设计开发。本机电路可较精确稳定的实现（0000~9999）×1KHZ 、（0000~9999）×2KHZ 、（0000~9999）×4KHZ 的方波信号合成功能。包含晶体振荡器、1/M分频器、锁相环和可编程1/N分

2、142、132分频分别得频器等单元电路。其中，1/M分频器通过对晶振的15

到1KHZ、2KHZ、4KHZ的基准信号，然后通过锁相环和可编程1/N分频器对其进行N倍倍频得到输出方波信号。电路设计过程中利用计算机辅助软件Protel DXP进行绘图与仿真，并对电路进行了测试、调试。整机电路能够正常工作并基本满足技术指标要求

关键词：

琐相式数字频率合成基准信号发生锁相环可编程1/N分频器

目录

第1章绪论┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈1

1.1 发展现状┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈1

1.2 设计任务与技术指标要求┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈2第2章方案设计框图与比较┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

2.1 课题的方案设计┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

2.2 方案优劣结论┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

第3章单元电路设计、元器件选择与计算┈┈┈┈┈┈┈┈┈┈┈┈┈┈

3.1时基信号发生器┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

3.2.锁相环电路┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

3.3可编程1/N分频器┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

3.4 理论数据┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

第4章整机电路的工作原理┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

4.1整机电路图┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

4.2整机电路的工作原理分析┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈第5章电路的调试与数据分析┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

5.1.调试仪器与使用┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

5.2.电路的调试步骤┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

5.3数据的误差分析方法┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈第6章电路绘图与打印操作┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

6.1电路原理图的绘制与打印操作┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

6.2单面印刷电路板的绘制与打印操作┈┈┈┈┈┈┈┈┈┈┈┈┈┈

6.3仿真与波形图绘制与打印操作┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈结论与体会┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

1.课题的指标完成情况┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

2.总结与收获┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈参考文献┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈附录┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

1. 元器件列表┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

2. 整机电路原理图┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

3. 印刷电路板图┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

4. 仿真波形图┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈┈

第1章绪论

1.1 发展方向与研究方向

数字锁相环频率合成器有振荡源，分频器和锁相环三部分组成，这种合成器既有频率输出稳定又有改换频率方便的优点，因而在现代通信中获得了广泛的应用。

1.2.设计任务与技术指标要求

1要求设计出数字锁相式频率合成器的完整电路。

2晶体振荡器部分要求用数字电路设计 (可以参考CD4060、74LS04等) 。

3要求1/M分频器分别产生，1KH Z、2KH Z、4KH Z的方波信号，并且通过开关分别选择其中之一接入锁相环的相位比较器输入端作为f R。

4要求频率合成器输出的频率范围f0分别为（0000~9999）×1KH Z 、

（0000~9999）×2KH Z 、（0000~9999）×4KH Z，并且设计出相对应的电路设计过程中利用计算机辅助软件Protel 99SE进行绘图与仿真，并对电路进行了测试、调试。整机电路能够正常工作并基本满足技术指标要求1/N分频器(四位)。

5锁相环型号：选择LM4046 、或CD4046。石英晶体选择4.096MH Z或

8.192MH Z等，其他集成电路及元器件根据设计要求自己选择。

6用Protel 99SE或Protel DXP画出锁相式数字频率合成器的原理方框图、电路图、仿真波形图（仿真1/N分频器和1/M分频器输出信号波形）、然后画出PCB图。

7计算当F r =1KH Z、2KH Z 、4KH Z时1/M分频器应该是多少分频，锁相式数字频率合成器输出频率计算：f0=？（每个人计算f0=？的要求见附录一电子表格）。

8主要参数测试：包括晶体振荡器输出频率；1/M分频器输出频率；1/N 可编程分频器的测试；锁相环的扑捉带和同步带测试方法；锁相环压控振荡器的控制特性曲线测试方法，（以上测试要说明用何种仪器）。做出误差分析。

第2章方案设计框图与比较

2.1课题的方案设计

根据设计要求，可以确定基本设计方案如图2.1。

图

将基本框图的各电路分块具体化，晶体振荡器可以保证输出频率稳定性

较高，分频器1/N可由4位十进制计数器级联达到预期的范围，而低通滤波

器、相位比较器和压控振荡器可采用锁相环这个集成器件，所以其完整的方

第3章单元电路设计、元器件选择与计算

3.1时基信号发生器

图3.1

8KHZ时钟信号发生器电路3.1，它由14级二进制计数器CD4060及32.768MHZ晶体等元件组成。CD4060⑾⑽脚的外接元件构成振荡器，其振荡频率32.768MHZ，微调电容C2可精确调节此频率。该振荡信号经CD4060的错误！未找到引用源。分频后，在CD4060的⑴脚输出8KHZ的方波信号。

将8KHZ的方波信号通过74LS293异步4位二进制计数器。该信号作为时钟信号从74LS293的⑾脚输入，后经2次、4次、8次分频分别得到4KHZ, 2KHZ,1KHZ的基准电压从⑸⑷⑻脚输出。

时基信号发生器部分的单元电路如下图示。