《数字电子技术基础》(第五版)教学课件 第六章 时序逻辑电路

《数字电子技术基础》第五版 数字电子技术基础》
器件实例：74LS 194A，左/右移，并行输入，保 器件实例： 194A， 右移，并行输入， 异步置零等功能 持，异步置零等功能
《数字电子技术基础》第五版 数字电子技术基础》
D2
′ S1
′ ′ ′ ′ SQ1 = S1 S 0 ⋅ Q1 + S1 S 0 ⋅ Q0 + S1 S 0Q2 + S1 S 0 D1
《数字电子技术基础》第五版 数字电子技术基础》
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码，N位寄存器由N个触发器组成， 用于寄存一组二值代码，N位寄存器由N 可存放一组N 可存放一组N位二值代码。 ②只要求其中每个触发器可置1，置0 ②只要求其中每个触发器可置1，置0。 例1：
i −1 i −1 Ti = (U ′ D )′∏ Q j + (U ′ D )∏ Q′j j =0 j =0 T0 = 1
CLK I S ′ LD′ U′ D
工作状态 保持 预置数(异步) 预置数(异步) 加计数 减计数
X X
1 X 0 0
1 0 1 1
X X 0 1
b.双时钟方式 b.双时钟方式 器件实例：74LS193（采用T’触发器，即T=1） 器件实例：74LS193（采用T’触发器，即T=1）
《数字电子技术基础》第五版 数字电子技术基础》
例：
TTL电路 电路
1.写驱动方程： K1 = 1 J1 = (Q2Q3 )′, ′ ′ K 2 = (Q1Q3 )′ J 2 = Q1 , J =QQ , K 3 = Q2 1 2 3
′ Q1* = (Q2Q3 )′ ⋅ Q1 ′ ′ ′ Q2 * = Q1Q2 + Q1Q3Q2 Q * = Q Q Q ′ + Q ′ Q 1 2 3 2 3 3
′ Ti = Qi′−1Qi′− 2 ...Q0 T0 ≡ 1
《数字电子技术基础》第五版 数字电子技术基础》
③同步加减计数器
加/减 两种解决方案
加/减 计数器
计数结果
加/减 计数器
计数结果
《数字电子技术基础》第五版 数字电子技术基础》
a.单时钟方式 a.单时钟方式 加/减脉冲用同一输入端， 由加/减控制线的高低电平决定加/ 由加/减控制线的高低电平决定加/减 器件实例：74LS191（用T 器件实例：74LS191（用T触发器）
′ S1 RQ1 = S Q1 ′ S0 Q1* = SQ1 S0
通过控制S1 S 0 就可以选择194的工作状态
R’D S1 S0 工作状态 0 1 1 1 1 X 0 0 1 1 X 0 1 0 1 置零 保持 右移 左移 并行输入
《数字电子技术基础》第五版 数字电子技术基础》
扩展应用（4 扩展应用（4位
《数字电子技术基础》第五版 数字电子技术基础》
一、同步计数器 1. 同步二进制计数器 ①同步二进制加法计数器 原理：根据二进制加法运算 规则可知：在多位二进 制数末位加1，若第i 制数末位加1，若第i位以 下皆为1时，则第i 下皆为1时，则第i位应翻 转。 由此得出规律，若用T 由此得出规律，若用T触发 器构成计数器，则第i 器构成计数器，则第i位 触发器输入端Ti的逻辑 触发器输入端Ti的逻辑 式应为： i = Qi −1Qi − 2 ...Q0 T
与 X 、 Q 有关 仅取决于电路状态
《数字电子技术基础》第五版 数字电子技术基础》
6.2 时序电路的分析方法
6.2.1 同步时序电路的分析方法 分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。 即找出在输入和CLK作用下，电路的次态和输出。 一般步骤： ①从给定电路写出存储电路中每个触发器的驱动方程 （输入的逻辑式），得到整个电路的驱动方程。 （输入的逻辑式），得到整个电路的驱动方程。 ②将驱动方程代入触发器的特性方程，得到状态方程。 ②将驱动方程代入触发器的特性方程，得到状态方程。 ③从给定电路写出输出方程。 ③从给定电路写出输出方程。
《数字电子技术基础》第五版 数字电子技术基础》
i −1 i −1 CLK i = CLK U ∏ Q j + CLK D ∏ Q′j j =0 j =0 CLK 0 = CLK U + CLK D
′ ′ CLK 2 = CLK U Q1Q0 + CLK D Q1Q0
《数字电子技术基础》第五版 数字电子技术基础》
Q1* = D1 (2)状态方程： Q2 * = A ⊕ Q1 ⊕ Q2
(3)输出方程： ′ ′ ′ ′ Y = [( A′Q1Q2 )′ ⋅ ( AQ1Q2 )′]′ = A′Q1Q2 + AQ1Q2
《数字电子技术基础》第五版 数字电子技术基础》
（4）列状态转换表：
Q2 * Q1 * Y A
T0 ≡ 1
《数字电子技术基础》第五版 数字电子技术基础》
《数字电子技术基础》第五版 数字电子技术基础》
器件实例：74161 器件实例：74161
CLK
R ′ LD ′ D
EP ET
工作状态 置 0（异步） 预置数（同步） 保持（包括C 保持（包括C） 保持（C=0） 保持（C=0） 计数
X
0 1
X 0 1 1 1
X X 0 X 1
X X 1 0 1
X X
1 1 1
《数字电子技术基础》第五版 数字电子技术基础》
②同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进 制数末位减1，若第i 制数末位减1，若第i位以 下皆为0时，则第i 下皆为0时，则第i位应翻 转。 由此得出规律，若用T 由此得出规律，若用T触发 器构成计数器，则第i 器构成计数器，则第i位 触发器输入端Ti的逻辑 触发器输入端Ti的逻辑 式应为：
2. 同步十进制计数 器 ①加法计数器 基本原理：在四位 二进制计数器基础 上修改，当计到 1001时，则下一个 1001时，则下一个 CLK电路状态回到 CLK电路状态回到 0000。 0000。
T3 = Q2Q1Q0 ⇒ Q2Q1Q0 + Q3Q0
T0 = 1
′ T1 = Q0 ⇒ Q0Q3
T2 = Q1Q2
二、状态转换图
《数字电子技术基础》第五版 数字电子技术基础》
三、状态机流程图（State 三、状态机流程图（State Machine Chart） Chart）
《数字电子技术基础》第五版 数字电子技术基础》
四、时序图
《数字电子技术基础》第五版 数字电子技术基础》
例：
′ D1 = Q1 (1)驱动方程： D2 = A ⊕ Q1 ⊕ Q2
0 0 0 0 1 0 0 0 1
7 0 0 0 0
′ Q1* = (Q2Q3 )′ ⋅ Q1 ′ ′ ′ Q2 * = Q1Q2 + Q1Q3Q2 Q * = Q Q Q′ + Q′ Q 1 2 3 2 3 3
Y = Q2Q3
0 0 0 0
《数字电子技术基础》第五版 数字电子技术基础》
3.输出方程 Y = Q2Q3
2.代入 JK 触发器的特性方程（ Q* = JQ ′ + K ′Q，得状态方程：
数字电子技术基础》 《数字电子技术基础》第五版 6.2.2 时序电路的状态转换表、状态转换图、状态 机流程图和时序图
一、状态转换表
Q3 Q2 Q1
* * Q3 Q2 Q1* Y
CLK Q3 Q2 Q1
X X 0 X 1
8位）
《数字电子技术基础》第五版 数字电子技术基础》
6.3.2 计数器
• • 用于计数、分频、定时、产生节拍脉冲等 分类：按时钟分，同步、异步 按计数过程中数字增减分，加、减和可逆 按计数器中的数字编码分，二进制、二按计数器中的数字编码分，二进制、二-十进制和 循环码… 循环码… 按计数容量分，十进制，六十进制… 按计数容量分，十进制，六十进制…
⇒ 驱动方程Y = F ( X , Q )
⇒ 状态方程Q* = H ( Z , Q )
《数字电子技术基础》第五版 数字电子技术基础》
三、时序电路的分类
1. 同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的clk,状态变 同步：存储电路中所有触发器的时钟使用统一的clk,状态变 化发生在同一时刻 异步：没有统一的clk,触发器状态的变化有先有后 异步：没有统一的clk,触发器状态的变化有先有后 2. Mealy型和Moore型 Mealy型和Moore型 Mealy型： Mealy型： Y = F ( X , Q ) Moore型： Moore型：Y = F ( Q )
74 LS 75 clk 高电平期间 Q 随 D 改变
《数字电子技术基础》第五版 数字电子技术基础》
例：用维-阻触发器结构的74HC175 例：用维-阻触发器结构的74HC175
74 HC 175 CLK ↑ 时，将 D0 ~ D3 存入，与此前后的 D状态无关， 有异步置 0功能。
《数字电子技术基础》第五版 数字电子技术基础》
二、移位寄存器（代码在寄存器中左/ 二、移位寄存器（代码在寄存器中左/右移动）
具有存储 + 移位功能
因为 触发器有延迟时间 t pd 所以 CLK ↑ 到达时，各触发器按前 一级触发器原来的状态 翻转
数据依次右移1位
《数字电子技术基础》第五版 数字电子技术基础》
应用： 代码转换，串 ⇔ 并 数据运算
《数字电子技术基础》第五版 数字电子技术基础》
《数字电子技术基础》（第五版）教学课件 数字电子技术基础》
《数字电子技术基础》第五版 数字电子技术基础》
第六章 时序逻辑电路