4.1时序逻辑电路概述
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3、分类
同步时序电路是指各触发器状态的变化受同一个时钟脉冲控制;
异步时序电路中是指各触发器状态的变化不受同一个时钟脉冲控制。
一、时序电路的一般分析方法
（一）、时序电路逻辑功能表示方法
1、逻辑方程式：输出方程：F(t)=f［x(t),Qn(t)］
驱动方程：W(t)=h［x(t),Qn(t)］
状态方程：Qn+1(t)=g［w(t),Qn(t)］
2、状态表：3、状态图： 4、时序图：
（二）、一般分析方法
1、分析逻辑电路组成：确定该电路是同步时序电路还是异步时序电路；确定输入输出；区分组合部分和存储部分。
2、写出存储部分的驱动方程和时序电路的输出方程；异步电路应写出时钟方程。
3、求状态方程：将驱动方程代入触发器的特征方程即可。
4、列状态表
5、画状态图或时序图
6、描述电路功能。
二、 时序逻辑电路分析实例
例1、分析下图所示电路的逻辑功能。
解：（1）分析电路组成：该电路的存储器件是2个JK触发器，组合器件是1个与门；无外输入信号，外输出信号为Z；2个触发器共用一个时钟信号CP，故这是一个同步时序电路。
（2）写出时钟方程、驱动方程和输出方程
CP=CP↓J0=1K0=1J1=Q0nK1=Q0nZ=Qn1Qn0
第五章 时序逻辑电路
5.1 概述
1、概述
所谓时序逻辑电路是指电路此刻的输出不仅与电路此刻的输入组合有关,还与前一时刻的输出状态有关。它是由门电路和记忆元件（或反馈支路）共同构成的。
方框图：
2、特点
（1）、包含组合器件和存储器件，其中存储器件必不可少。
（2）、存储电路的输出状态反馈到输入端，与输入信号共同决定电路的输出。
小结：时序电路的分析步骤
作业：P105 四.4 四.5
综上所述，此电路是带进位输出的同步四进制加法计数器电路。
例2：时序电路如图，分析其逻辑功能
解：（1）该电路为同步时序电路；无外输入信号，C为外输出信号；由3个JK触发器构成。
（2）写出驱动方程 （3）求状态方程和输出方程：
（4）列状态表
（5）画状态图或时序图
（6）描述电路功能
该计数器为五进制递增计数器，具有自校正能力(又称自启动能力)。所谓自启动能力，指当电源合上后，无论处于何状态，均能自动进入有效计数循环。否则称为无自启动能力。
2015 /2016学年第 2 学期
课程名称
数字电子技术
本次内容
5.1时序逻辑电路概述
授课班级
----
时 间
第16次
教学课时
/单元课时
/项目课时
2
本次授课
需求分析
时序逻辑电ห้องสมุดไป่ตู้是数字电路结束时序逻辑重要组成部分，教师需要重点介绍时序逻辑电路分析和设计方法。
学习目标
知识目标：
1、掌握时序逻辑电路的一般分析方法。
2、掌握时序逻辑电路的设计方法。
能力目标：
具备时序逻辑电路分析和设计能力。
素质目标：
培养善于观察分析的素质。
课程设计
授课方式（方法、手段）
讲授法和引导法
核心任务：
时序逻辑电路分析和设计方法。
教学（学习）设计：
【课前准备】
1.教师准备
PPT 教材
2.学生准备
预习教材
【授课环节设计及时间分配】
教学环节（过程）
（3）求状态方程
因为JK触发器的特征方程是：
所以状态方程为：
（4）列状态表
（5）画状态图或时序图
（6）描述电路的逻辑功能
随着CP脉冲的递增,不论从电路输出的哪一个状态开始，触发器输出Q1Q0的变化都会进入同一个循环过程，而且此循环过程中包括四个状态，并且状态之间是递增变化的。当Q1Q0=11时，输出Z=1；当Q1Q0取其他值时，输出Z=0;在Q1Q0变化一个循环过程中，Z=1只出现一次，故Z为进位输出信号。
教师活动
学生活动
设计意图
时间分配
时序逻辑电路概述
讲授
学习
掌握时序逻辑电路基本特点
5分钟
时序逻辑电路一般分析方法
讲授
学习
掌握时序逻辑电路的分析方法
30分钟
时序逻辑电路设计方法
讲授
学习
掌握时序逻辑电路设计方法
35分钟
练习
引导
练习
巩固时序逻辑电路
20分钟
所需条件
数字电子技术 PPT
课后总结
1.优点
2.调整或改进
同步时序电路是指各触发器状态的变化受同一个时钟脉冲控制;
异步时序电路中是指各触发器状态的变化不受同一个时钟脉冲控制。
一、时序电路的一般分析方法
（一）、时序电路逻辑功能表示方法
1、逻辑方程式：输出方程：F(t)=f［x(t),Qn(t)］
驱动方程：W(t)=h［x(t),Qn(t)］
状态方程：Qn+1(t)=g［w(t),Qn(t)］
2、状态表：3、状态图： 4、时序图：
（二）、一般分析方法
1、分析逻辑电路组成：确定该电路是同步时序电路还是异步时序电路；确定输入输出；区分组合部分和存储部分。
2、写出存储部分的驱动方程和时序电路的输出方程；异步电路应写出时钟方程。
3、求状态方程：将驱动方程代入触发器的特征方程即可。
4、列状态表
5、画状态图或时序图
6、描述电路功能。
二、 时序逻辑电路分析实例
例1、分析下图所示电路的逻辑功能。
解：（1）分析电路组成：该电路的存储器件是2个JK触发器，组合器件是1个与门；无外输入信号，外输出信号为Z；2个触发器共用一个时钟信号CP，故这是一个同步时序电路。
（2）写出时钟方程、驱动方程和输出方程
CP=CP↓J0=1K0=1J1=Q0nK1=Q0nZ=Qn1Qn0
第五章 时序逻辑电路
5.1 概述
1、概述
所谓时序逻辑电路是指电路此刻的输出不仅与电路此刻的输入组合有关,还与前一时刻的输出状态有关。它是由门电路和记忆元件（或反馈支路）共同构成的。
方框图：
2、特点
（1）、包含组合器件和存储器件，其中存储器件必不可少。
（2）、存储电路的输出状态反馈到输入端，与输入信号共同决定电路的输出。
小结：时序电路的分析步骤
作业：P105 四.4 四.5
综上所述，此电路是带进位输出的同步四进制加法计数器电路。
例2：时序电路如图，分析其逻辑功能
解：（1）该电路为同步时序电路；无外输入信号，C为外输出信号；由3个JK触发器构成。
（2）写出驱动方程 （3）求状态方程和输出方程：
（4）列状态表
（5）画状态图或时序图
（6）描述电路功能
该计数器为五进制递增计数器，具有自校正能力(又称自启动能力)。所谓自启动能力，指当电源合上后，无论处于何状态，均能自动进入有效计数循环。否则称为无自启动能力。
2015 /2016学年第 2 学期
课程名称
数字电子技术
本次内容
5.1时序逻辑电路概述
授课班级
----
时 间
第16次
教学课时
/单元课时
/项目课时
2
本次授课
需求分析
时序逻辑电ห้องสมุดไป่ตู้是数字电路结束时序逻辑重要组成部分，教师需要重点介绍时序逻辑电路分析和设计方法。
学习目标
知识目标：
1、掌握时序逻辑电路的一般分析方法。
2、掌握时序逻辑电路的设计方法。
能力目标：
具备时序逻辑电路分析和设计能力。
素质目标：
培养善于观察分析的素质。
课程设计
授课方式（方法、手段）
讲授法和引导法
核心任务：
时序逻辑电路分析和设计方法。
教学（学习）设计：
【课前准备】
1.教师准备
PPT 教材
2.学生准备
预习教材
【授课环节设计及时间分配】
教学环节（过程）
（3）求状态方程
因为JK触发器的特征方程是：
所以状态方程为：
（4）列状态表
（5）画状态图或时序图
（6）描述电路的逻辑功能
随着CP脉冲的递增,不论从电路输出的哪一个状态开始，触发器输出Q1Q0的变化都会进入同一个循环过程，而且此循环过程中包括四个状态，并且状态之间是递增变化的。当Q1Q0=11时，输出Z=1；当Q1Q0取其他值时，输出Z=0;在Q1Q0变化一个循环过程中，Z=1只出现一次，故Z为进位输出信号。
教师活动
学生活动
设计意图
时间分配
时序逻辑电路概述
讲授
学习
掌握时序逻辑电路基本特点
5分钟
时序逻辑电路一般分析方法
讲授
学习
掌握时序逻辑电路的分析方法
30分钟
时序逻辑电路设计方法
讲授
学习
掌握时序逻辑电路设计方法
35分钟
练习
引导
练习
巩固时序逻辑电路
20分钟
所需条件
数字电子技术 PPT
课后总结
1.优点
2.调整或改进