微电子技术及应用

单稳态IC的应用设计
27
二倍频器电路
单稳态IC的应用设计
28
4. 脉冲延迟电路
➢ 由两级单稳态电路组成，输入信号触发第一级单 稳态，然后用输出下降沿触发第二级电路，输出 信号的上升沿比Vi的上升沿延迟了td。
单稳态IC的应用设计
29
脉冲延迟电路波形
单稳态IC的应用设计
30
5. 单稳态电路组成的振荡器
➢ 所以，占空比
R2C2 R1C1 R2C2
D触发器的应用设计
8
2.由D触发器组成的单稳态电路及其应用
电路原理
因D端常接“1”电平，故当时 钟脉冲上升沿出现时，Q端从 “0”→”1”， Q 反相端从 “1”→”0”，经倒相器倒相后 输出“1”电平。
此“1”电平对电容C充电，至 R端的VTR时，D触发器翻转。 Q端输出“0”。
这时，C开始放电，即暂稳态 结束。暂态时间由R1C1决定。
D触发器的应用设计
9
单稳态电路波形
D触发器的应用设计
10
应用1
➢ 自激振荡消除电路 ➢ 实际电路中常常因为各种各样的原因，会造成自
激现象。 ➢ 由一级单稳态电路和一级双稳态电路（计数触发
器）组成的自激振荡消除电路，如图所示。 ➢ 用一片CD4013双D触发器即可实现。
➢ 当D端电平为“0”时，时钟脉冲的上升沿使Q端的 第一个脉冲为“0”电平。
➢ 如此，D端的电平可控制起振时振荡波形的初始 状态，即控制了输出信号的相位。如图所示。
D触发器的应用设计
6
CP的起/停控制和D端的相位控制
D触发器的应用设计
7
占空比
➢ 占空比由R1C1和R2C2决定，R1C1决定Q的“0”电 平时间，R2C2决定Q的“1”电平时间。
单稳态IC的应用设计
31
单稳态电路振荡器的波形
单稳态IC的应用设计
32
振荡周期 T=T1+T2
T1
wk.baidu.com
Rext1
Cext1
ln
VDD VTR VDD
0.5Rext1
Cext1
T2
Rext 2
Cext 2
ln
VDD VTR VDD
0.5Rext 2
Cext 2
单稳态IC的应用设计
33
23
高/低通滤波器波形
单稳态IC的应用设计
24
2. 脉冲的定时输出电路
单稳态IC的应用设计
25
脉冲定时输出波形
单稳态IC的应用设计
26
3. 二倍频器
➢ 由一个异或门和一个可重复触发的 单稳态触发器组成。
➢ 输入信号的上升沿和下降沿都会触发 单稳态电路，使其输出一个暂态脉冲。
➢ 因此，输出信号频率为输入的两倍。 即二倍频。
4
➢ D1、D3和CP端的作用
➢ 当CP端的时钟信号为“0”电平时， R、S端 均被 箝位在 0.6V左右，输出端Q 维持原状，振荡器停 振。
➢ 当CP端的时钟信号上升为“1”电平时，D1、D3反 偏，输出端Q的电位由D端状态决定。且形成振荡。
D触发器的应用设计
5
➢D端信号的作用
➢ 当D端电平为“1”时，时钟脉冲的上升沿使Q端的 第一个脉冲为“1”电平。
18
4D锁存抢答器电路
D锁存触发器的应用设计
19
输入
P
CP
L
L
H
H
输出 Q D D
P CP Q L 前沿 锁存 H 后沿 锁存
锁存器功能表
D锁存触发器的应用设计
20
五.单稳态 IC的应用设计
符号
单稳态IC的应用设计
21
4098功能表
单稳态IC的应用设计
22
1.高/低通滤波器
单稳态IC的应用设计
D触发器的应用设计
11
自激振荡消除电路
D触发器的应用设计
12
自激振荡消除电路波形
D触发器的应用设计
13
应用2
❖ 双D触发器组成的VCO（压控振荡器）
D触发器的应用设计
14
➢ 此振荡器由Vc和R1C1电路来控制时钟信号CP的上 升，从而控制D触发器Qa从“0”到“1”的翻转。
➢ Qa的再次翻转取决于C2的放电。而Qb的接法决定 了在每一个时钟脉冲上升沿时翻转一次。
D触发器的应用设计
15
双D触发器VCO的波形
D触发器的应用设计
16
四. D锁存触发器的应用设计
❖ 判别第一的鉴别器（抢答器） CD4042是一片四D锁存触发器。 内部有四个D触发器组成，但不是相互独立的。
芯片符号图如图所示。
D锁存触发器的应用设计
17
CD4042符号图
D锁存触发器的应用设计
微电子技术及应用
王德明 dmwang@staff.shu.edu.cn
三. D触发器的应用设计
D触发器 ➢ 输出端Q的状态仅由时钟信号CP的上升沿到来时
的D状态决定，为同步触发器。 ➢ D触发器用途非常广泛。
D触发器的应用设计
2
1.多功能振荡器
D触发器的应用设计
3
多功能振荡器的波形
D触发器的应用设计