存储器扩展

...
D0 ~ D7
D0 ~ D7
存储器扩展
2．字扩展(地址范围)
字扩展用于存储芯片的位数满足要求而字数不够的情况，是 对存储单元数量的扩展。
A15 A14 A0 2-4 译 码 器 3 2 1 0
CE CE CE CE
16× 8 (1)
WE
16× 8 (2)
WE
16× 8 (3)
WE
16× 8 (4)
A11 A10 A9~A0 译码器
1 2 3 4
1k×8
1k×8
1k×8
1k×8
WE D7~D0
1K×8存储模块字扩展构成4K×8存储器的电路连接示意图
存储器扩展 上述分两步实现了存储器的扩展，第一步用2块芯片实现 位扩展，第二步用4个存储模块实现字扩展，计算可得共需使用 8块芯片完成存储器的字位扩展。 如果选用1K×4 SRAM芯片，采用字位同时扩展方式， 直接构成4K×8存储器，则其电路连接如图5.37所示。
• 例：用2114（1K×4 bit）组成 1K内存（1K×8 bit）
D0 D1 D2 D3 D4 D5 D6 D7 A0
位扩展
A0
A9 CS WR
D0 D1 D2 D3 2114
D0 D1 D2 D3
2114
...
...
A9
保证两片同时选中，一次读写一个字节。 每个单元的内容被存放在不同的芯片上。
字位同时扩展连接图
存储器扩展 图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和 RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个 这样的存储模块用字扩展法连接便构成了4K8的存储器。用 A9A0 10根地址线对每组芯片进行片内寻址，同组芯片应被同
时选中，故同组芯片的片选端应并联在一起。本例用2–4译码器
存储器扩展
第一步，先进行位扩展，由1K×4芯片采用位扩展方式构
成1K×8的存储模块。由位扩展方式可知，要达到存储模块所需的 每个存储单元8位，需要使用2块1K×4芯片来扩展构成1K×8的存储 模块，扩展电路连接如图5.35所示。由图看出，两个单芯片的4位数 据总线扩展后构成8位数据总线。
CS
1 CS
存储器扩展
• • • 下图为 SRAM6116 芯片与 8088 系统总线的连接图 （1） 写出6116 芯片的存储容量； （2） 分析每片6116 所占的内存地址范围。
存储器扩展
A 11 A 10 D ～D0 3 I/O 1～I/O 4 WE CS RAM 1 2114 A 9～A 0 A 9～A 0 A ～A0 9 WE CS RAM 1 2114 I/O 1～I/O 4 D 7～D 4 WR A ～A0 9 WE CS RAM 2 2114 I/O 1～I/O 4 A ～A0 9 WE CS RAM 3 2114 I/O 1～I/O 4 A ～A0 9 WE CS RAM 4 2114 I/O 1～I/O 4 I/O 1～I/O 4 WE CS RAM 2 2114 A 9～A 0 I/O 1～I/O 4 WE CS RAM 3 2114 A 9～A 0 I/O 1～I/O 4 WE CS RAM 4 2114 A 9～A 0 2-4 译码器
存储器扩展
存储器芯片的扩展——字扩展
• 字扩展是对存储器容量的扩展(或存储空间的扩展)， 而每个单元的位数保持不变。
例：用62512(64K×8bit)组成 128 K*8内存
译码电路 A0
A15
0 1
字扩展 cs
cs
62512 64K
A0
...
A15
62512 64K
保证两片的地址连续，共 128 K 若第一片: 0H ~ FFFFH，第二片:10000H ~ 1FFFFH
A11 A10 译码器
1 2 3 4
1 CS
2 CS
1 CS
2 CS
A9~A0 CPU
1K× 4
WE I/O1~4
1K× 4
WE I/O1~4
1K× 4
WE I/O1~4
1K× 4
WE I/O1~4
D7~D4
D3~D0
D7~D4
D3~D0
WE D7~D0
D7~D0
D7~D0
D7~D0
D7~D0
字位同时扩展构成4K×8存储器电路连接示意图
CS
RAM3 2114 I/O1～I/O4
CS
RAM4 2114 I/O1～I/O4
CS
D7～D4
WR
存储器扩展
由图可看到，译码器74LS138的工作条件是同时满足： G1=1、/G2A=0、/G2B=0。译码输入为C、B、A三个信号， 译码输出有八种状态，输出是低电平有效。当不满足编译 条件时，输出全为高电平，相当于译码器未工作。
2
34Biblioteka 存储器扩展 3．字位同时扩展 在实际应用中，往往会遇到字数和位数都需要扩展的情况。 若使用lk位存储器芯片构成一个容量为 MN位(M>l，N>k) 的存储器，那么这个存储器共需要 (M/l)(N/k) 个存储器芯片。
连接时可将这些芯片分成(M/l)个组，每组有(N/k)个芯片，组内
采用位扩展法，组间采用字扩展法。
存储器扩展
各组芯片的地址范围
芯片组
RAM1
RAM2 RAM3
A15 A14 A13 A12 A11 A10 A9 A0
地址范围 2000H 23FFH 2400H 27FFH 2800H 2BFFH 2C00H 2FFFH
0
0 0
0
0 0
1 0 0
1 0 0 1 0 1
0
1 0
00 0000 0000(最低地址) 11 1111 1111(最高地址) 00 0000 0000 (最低地址) 11 1111 1111 (最高地址) 00 0000 0000 (最低地址) 11 1111 1111 (最高地址) 00 0000 0000 (最低地址) 11 1111 1111 (最高地址)
对两根高位地址线A10A11译码，产生4根片选信号线，分别与各
组芯片的片选端相连。
存储器扩展
例 设用2114静态RAM芯片构成4K×8位存 储器，试画出连接线路图，并写出每组芯片的 地址范围。 【分析】 2114的结构是1K×4位，要用此芯 片构成4K×8位的存储器需进行字位同时扩展。 即可用两片 2114按位扩展方法组成 1K×8 的存 储器组；用8片可组成四组1K×8位的存贮器。 【解】 根据以上分析，可画出RAM与CPU的 连接图，如图6.20所示。
存储器扩展
例，现有1K×4 SRAM存储器芯片，要构成某计 算机存储系统所需4K×8的存储器，下面介绍如何通 过1K×4芯片构成4K×8的存储器。 单块1K×4芯片的存储单元数目是1K，字长是4 位。所需的存储器是4K×8。因此，该单块芯片的存 储单元数目不满足要求，需要将存储单元数目从1K扩 展到4K；字长也不满足要求，需要将字长从4位扩展 到8位。所以，采用1K×4芯片构成4K×8的存储器， 需要进行字扩展和位扩展，即字位同时扩展。
存储器扩展
存储器的扩展
1 存储芯片的扩展 存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种 情况。 存储容量： 可存储二进制信息的最大数量。 容量 = 存储单元数 * 每个单元存储的位数
存储器扩展
存储器芯片的扩展——位扩展
• 位扩展保持总的地址单元数(存储单元个数)不变，但 每个地址单元中的位数增加。
I/O1～I/O4
WE
RAM1 2114 A9～A0
CS
RAM2 2114 A9～A0
CS
RAM3 2114 A9～A0
CS
RAM4 2114 A9～A0
CS
A9～A0 A9～A0
WE
A9～A0
WE
A9～A0
WE
A9～A0
WE
RAM1 2114 I/O1～I/O4
CS
RAM2 2114 I/O1～I/O4
2 CS
A9~A0
WE
1K× 4
WE I/O1~4
1K× 4
WE I/O1~4
D7~D4
D3~D0
D7~D0
1K×4芯片位扩展构成1K×8存储模块的电路连接示意图
存储器扩展
第二步，再进行字扩展，由1K×8的存储模块采用字扩展方
式构成4K×8存储器。通过计算可知，共需4个1K×8的存储模块 来扩展构成4K×8的存储器，其扩展电路连接如图5.36所示。由图 可知，经过字扩展后，寻址空间由1K增加到4K，地址总线也由10 位增加到12位。其中，地址线的高两位经过译码器后产生所需的4 个片选信号。
WE
…
…
…
…
A13 WE D7～D0
图 由16K8位芯片组成64K8位的存储器 总结：字扩展的连接方式是将各芯片的地址线、数据线、读/写 控制线并联，而由片选信号来区分各片地址。
…
存储器扩展
表 中各芯片地址空间分配表
地址 片号 1 A15A14 00 00 01 01 10 10 11 11 A13A12A11…A1A0 000…00 111…11 000…00 111…11 000…00 111…11 000…00 111…11 说明 最低地址 (0000H) 最高地址 (3FFFH) 最低地址 (4000H) 最高地址 (7FFFH) 最低地址 (8000H) 最高地址 (BFFFH) 最低地址 (C000H) 最高地址 (FFFFH)
RAM4
0
0
1 0 1
1
74LS138 G2B G2A G1 C B A
G2A =A14 +IO/M
存储器扩展
A13 A14
IO / M
G1
1
G 2A G 2B
Y3 Y2 Y1 Y0
A15
A12 A11 A10 D3～D0
C B A
I/O1～I/O4
WE
I/O1～I/O4
WE
I/O1～I/O4
WE
A B C G2A G2B G1 Y7 Gnd 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 G1 G2A G2B C B A
& EN
译 码
Y0 Y1
74LS138引脚分配图
74LS138
Y7
74LS138译码逻辑电路图